FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Board Design Guidelines Solution Center

ホーム > サポート > デバイス > Board Design Guidelines Solution Center

The Board Design Guidelines Solution Center provides you with board design-related resources for Altera® devices. Its goal is to help you implement successful high-speed PCBs that integrate device(s) and other elements.

Signal Integrity

  • Signal Integrity Center

Board Design Guidelines

  • Board Design Guidelines (PDF) chapter of the Stratix® II Device Handbook
  • On-Chip Termination Update for Stratix & Stratix GX Devices
  • AN 315: Guidelines for Designing High-Speed FPGA PCBs (PDF)
  • AN 224: High-Speed Board Layout Guideline (PDF)
  • AN 156: Using General-Purpose PLLs with APEX® II Devices (PDF)
  • AN 131: Using General Purpose PLLs in Mercury™ Devices (PDF)
  • AN 115: Using the ClockLock® & ClockBoost® PLL Features in APEX Devices (PDF)
  • AN 75: High-Speed Board Designs (PDF)

Development Kits

  • Altera Development Kits
  • Partner Development Boards

Hot-Socketing & Power Sequencing

  • On-Chip Hot-Socketing & Power-Sequencing Support in Altera Devices
  • Hot-Socketing, ESD & Power-On Reset (PDF) chapter of the Stratix II Device Handbook
  • Hot-Socketing, ESD & Power-On Reset (PDF) chapter of the Cyclone™ II Device Handbook
  • Hot-Socketing & Power-On Reset in MAX® II Devices (PDF) chapter of the MAX II Device Handbook

Reliability

  • Operation & Testing
  • Reliability Report (PDF)

Simulation Tools & IBIS Models

  • IBIS Models

Power Management Tools

  • Timing & Power
このページを評価


  • FPGA
    • Stratix V (E, GX, GS, GT)
    • Stratix IV (E, GX, GT)
    • Stratix III
    • Stratix II/Stratix II GX
    • Stratix/Stratix GX
    • Arria II (GX & GZ)
    • Arria GX
    • Cyclone IV (E & GX)
    • Cyclone III
    • Cyclone II
    • Cyclone
  • CPLD
    • MAX II
    • MAX 3000A
    • MAX 7000
  • ASIC
    • HardCopy IV
    • HardCopy III
    • HardCopy II
    • HardCopy Stratix
    • HardCopy APEX 20K
  • ダウンロード
    • デバイス・ピンアウト
    • Gerber Files
    • IBIS モデル
    • BSDL/BST
      • IEEE 1149.1
      • IEEE 1532
    • PCB シンボル
    • Schematic Review Worksheets
  • Configuration/Programming
    • コンフィギュレーション
      • 手法
        • AP
        • AS
        • FPP
        • JTAG
        • PPA
        • PPS
        • PS
      • ガイドライン
      • 比較
      • 機能
      • デバイス
      • ソリューション
      • Stratix IV
      • Stratix III
      • Stratix II/Straix II GX
      • Stratix/Stratix GX
      • Arria II GX
      • Arria GX
      • Cyclone III
      • Cyclone II
      • Cyclone
      • APEX II
      • APEX 20K/E/C
      • Mercury
      • ACEX 1K
      • FLEX 10K/E/A
    • プログラミング
      • MAX II
      • MAX 3000A
      • MAX 7000
      • コンフィギュレーション
    • プログラミング・ツール
      • アルテラ・ツール
        • Download Cables
        • Altera Programming Unit
        • Altera Programming SW
      • In-Circuit Testers
        • ICT Vendors
      • Boundary-Scan Tools
        • Vendor Support
      • Third Party
      • IEEE 1532
      • Jam STAPL
        • Embedded Programming
        • Vendor Support
  • 消費電力
    • 消費電力管理
      • 概要
      • 熱管理
      • 電源インテグリティ
      • 電源の安定化
    • Early Power Estimator
    • パートナー・ソリューション
  • I/O
    • I/O 規格
    • ホット・ソケット
  • PLL & クロック管理
    • 概要
    • PLL の基礎
    • ソフトウェアの使用
    • Jitter 情報
    • クロック・ネットワーク
    • 用語集
  • パッケージ/ボード・デザイン
    • パッケージ詳細
    • 熱抵抗
    • ソケット / レイヤー
    • 製造ガイドライン
  • 品質&信頼性
    • MSL 計算機
    • Certifications
    • 環境に対する方針
      • 安全方針声明
      • 使用禁止物質
      • 鉛フリー
        • 鉛フリー・レポート
        • Alloy Compositions
        • EU Directive Compliance
    • カスタマへの通知
    • レポート
      • 信頼性レポート
      • Process Technology
      • JEDEC Compliance
  • Failure Analysis
    • Overview
    • Capabilities
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール