FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Quartus II 開発ソフトウェア・バージョン 10.0 の新機能

ホーム > 製品情報 > 開発ソフトウェア > 新機能

次のステップへ

  • ソフトウェアのダウンロード
  • ライセンスを入手
  • ソフトウェアDVD リクエスト
  • テクニカル・トレーニング

オーダー

  • ソフトウェアを購入
  • 開発キットを購入
  • ケーブルを購入

サポート

  • ソフトウェア・サポート
  • ナレッジ・データベース
  • Use Troubleshooter
  • Altera Forum

ドキュメント

  • 資料を入手
  • ハンドブック
  • Eメール・アップデート
  • 製品カタログ (PDF)

Quartus II 開発ソフトウェア・バージョン 10.0

FPGA、CPLD、および HardCopy ASIC デザインに対して、業界 No. 1 の性能と生産性を提供する Quartus® II 開発ソフトウェア・バージョン 10.0 がリリースされました。ダウンロード・センターのページでダウンロードできます。

Quartus II サブスクリプション・エディション・ソフトウェア バージョン 10.0 SP1 をダウンロード

Quartus II ウェブ・エディション・ソフトウェア バージョン 10.0 SP1 をダウンロード

バージョン 10.0 は、12.5-Gbps のトランシーバを内蔵し、最高のバンド幅を実現する、アルテラの新しい高性能デバイス・ファミリである Stratix® V GX と GS FPGA をサポートします。Stratix V GX FPGA ファミリは、高性能、広帯域幅のアプリケーション向けに最適化されています。Stratix V GS FPGA ファミリは、業界初の可変精度 DSP ブロックによる高性能、可変精度デジタル信号処理(DSP)を必要とするアプリケーションに最適化されています。

Quartus II 開発ソフトウェアの今後のリリースではパーシャル・リコンフィギュレーションもサポートし、Stratix V FPGA においてより効率的なロジック設計によって消費電力、コスト、およびボード面積を削減します。

Quartus II 開発ソフトウェア・バージョン 10.0 は生産性向上において、引き続き以下の利点を提供します。

  • 高集積デザインにおいて、競合製品と比較して 1/2~1/3 のコンパイル時間を達成
  • リアルタイム・トランシーバ・インタフェースとビット・エラー・レート・テスト機能を含む、新しいトランシーバ・ツールキット
  • 改良されたタイミング保持によりコンパイル時間をさらに短縮する、拡張されたラピッド・リコンパイル機能
  • デザイン再利用のための内部カスタムIPライブラリを作成・管理できるよう、QXPファイルを改良
  • すべてのソフトウェアおよびIPのライセンスを一括で管理できる新しいライセンス・センター

Straix V GX / GS FPGA のサポート

Quartus II 開発ソフトウェア・バージョン 10.0 は Stratix V FPGA において、その性能と生産性の利点をさらに発揮します。今回の機能拡張と、Stratix V FPGA のアーキテクチャと組み合わせにより、競合製品では実現できない次のような利点を提供します。

  • 1/2~1/3 のコンパイル時間
  • 平均 2 フル・スピード・グレード高速の優位性
  • ロジック使用率 90 パーセント以上
  • 前世代のデバイスと比較して、30 パーセント低い消費電力

詳細については、Stratix V デバイスのページをご覧ください。

Quartus II ソフトウェアは、Stratix V FPGA の以下のデザイン・フローを完璧にサポートします。

  • 業界トップのコンパイル速度と高いロジック使用率を実現する先進の配置配線アルゴリズム
  • タイミング・クロージャを容易にするTimeQuest タイミング・アナライザ
  • 迅速にデザインを完成し、パーシャル・リコンフィギュレーションの使用を開始できるインクリメンタル・コンパイル
  • PowerPlay 電源最適化機能により、消費電力を自動的に最小化
  • SOPC Builderと DSP Builderによる迅速なシステム・デザイン開発
  • MegaCore® ファンクション IP ライブラリにより、設計およびテスト時間を短縮

生産性向上のための新機能

トランシーバ・ツールキットは、アプリケーションのデザイン開発の前または並行して行うトランシーバのシグナル・インテグリティの検証に役立ちます。トランシーバのパラメータを即座に微調整しビット・エラー・レート効果を確認することによって、信号タイミング・マージンとアイ開口部を迅速に最大化できます。

ハイスピードデザインの設計者は、トランシーバ・ツールキットのGUI を使用して、プリエンファシス、イコライゼーション、VOD、サンプリング位置など、トランシーバ設定項目すべてにアクセスできます。また、ビット・エラー・スコープを購入しなくてもビット・エラー・レートのチェックと検証が可能です。

拡張されたラピッド・リコンパイルは、小規模なデザイン変更時にQuartus の合成機能とともに動作します。この機能はコンパイル時間がフル・コンパイルと比較して平均 50 パーセント削減され、タイミング保持に関しても一貫した結果が得られます。さらに、Quartus II 開発ソフトウェアは、マルチプロセッサ・サポートによって 8- コア・プロセッサをサポートし、平均 20 パーセント以上のコンパイル時間が削減されます。

柔軟なデザイン再利用

Quartus II v10.0 は、論理合成後およびフィッティング後のネットリストの両方をサポートし、デザイン再利用に大きな柔軟性をもたらす、拡張された QXP ファイルを導入しています。この新しい柔軟なデザイン再利用フローにより、カスタム・コンポーネント・ライブラリを作成して容易にデザインを再利用できるようになります。また、フィッティング後のネットリストをサポートする新機能により、開発と検証の時間が短縮されるため、チームにとっては容易に生産性の向上を図ることができます。

新しいライセンス・センター

新しいオンライン・ライセンス・センターでは、ソフトウェアおよび IP のライセンスのセットアップと管理を24時間いつでも容易にかつ迅速に行うことができます。ライセンス・センターはQuartus II ソフトウェア・サブスクリプション・エディションのユーザの方ならどなたでもご利用いただけます。Quartus II 開発ソフトウェア・バージョン10.0は、新しいライセンス・メカニズム、簡素化された購入手続き、および読みやすいライセンス・ファイルも導入しています。ぜひライセンス・センター(英語版)もご利用ください。

その他の機能拡張

  • 新しい「スタート・ガイド(Getting Started Wizard)」による、容易なSDC (Synopsys Design Constraint) へのエントリー
  • 新しい IP および拡張 IP Base suite の拡張 -- 新しい 10 ギガビット・イーサネットMAC(Media Access Control) と XAUI PHY MegaCore ファンクションが v10.0 で利用可能になりました。ALTMEMPHY と UNIPHY の両方をサポートする新しい DDR2/DDR3 コントローラ MegaCore ファンクションが、IP Base Suiteの一部としてサブスクリプション・エディションに含まれています。
  • 拡張合成サポート – Quartus II 開発ソフトウェアは、より柔軟な HDL 言語構造により拡張されたVHDL-2008 サポートにより、言語サポートにおけるリーダーシップを維持しています。
  • 拡張されたコンフィギュレーション・サポート – 業界標準の クアッド4 線式・シリアル・ペリフェラル・インタフェース(SPI)を備えたフラッシュ・デバイスと、より高速なコンフィギュレーション用に拡張されたビットストリーム圧縮スキームもサポートしています。
  • 拡張されたオペレーティング・システム(OS)サポート – ウェブ・エディションでは、製品版として始めてLinux もサポートします。また、Quartus II 開発ソフトウェアは Windows 7 をサポートし、さらにSUSE Enterprise バージョン 10 に加えて 11 もサポートします。
  • Quartus II ソフトウェア GUI の機能拡張 – Linux OS プラットフォーム上で、よりネイティブなルック&フィールを提供します。

デバイスのサポート

  • Stratix V GX/GS FPGA – 新しい EP5SGXA3、EP5SGXA4、EP5SGXA5、EP5SGXA7、EP5SGXB5、EP5SGXB6、EP5SGSB7、およびEP5SGSB8 をサポート
  • Stratix IV GX/ E FPGA – EP4SGX70 / 110 および EP4SE820 にデバイス・プログラミング(POF)サポートを追加
  • Cyclone IV E/GX FPGA – ピン・アウトおよびデバイス・プログラミング(POF)サポートを追加
  • Arria II GX FPGA – I3 デバイスのサポートを追加
  • HardCopy IV GX ASIC – HC4GX35 と HC4GX25 のハンドオフを完全にサポート
  • アドバンスト・サポート – コンパイルとピン・アウトのもサポート
  • プログラミングのサポート – コンパイル、ピン・アウト、およびデバイス・プログラミング(POF)のサポート

スタートガイド

Quartus II ウェブ・エディション ソフトウェアと ModelSIm®-Altera Starter Edition シミュレーション・ツールではライセンス・ファイルは不要のため、バージョン 10.0をダウンロードしインストールすればすぐに使い始めることができます。Quartus II サブスクリプション・エディション・ソフトウェアには 30日間の無償トライアル・ライセンスが付属しているので、同様にバージョン 10.0をダウンロードしインストールすればすぐに使い始めることができます(30日後にはライセンスが必要となります)。次の手順で使用を開始します。

  1. Quartus II ソフトウェアのダウンロード
    • Quartus II サブスクリプション・エディション・ソフトウェア をダウンロード (30 日間無償トライアル・ライセンスを含む)
    • Quartus II ウェブ・エディション・ソフトウェア をダウンロード(無償提供・ライセンス・ファイル不要)
  2. Quartus II ソフトウェアのインストール
  3. 評価や設計を開始

価格と出荷時期

現在、Quartus II ソフトウェアの10.0 サブスクリプション・エディションと無償の ウェブ・エディションの両方のダウンロードが可能です。Quartus II ソフトウェアおよび IP はWebサイトからリクエスト することにより DVD 形式でも入手可能です。

アルテラ・ソフトウェア・サブスクリプション・プログラムでは、年間サブスクリプション料金と してソフトウェア製品と保守料が 1つにまとめられているため、アルテラの開発ソフトウェアを簡単に入手することができます。Quartus II ソフトウェアのサブスクリプション・プログラムに加入しているユーザーへは、ModelSim-Altera Starter Edition、および最も人気の高い15のIP(DSPおよびメモリ)コアを含むIP Base Suiteに対するフル・ライセンスを提供します。ノード・ロック PC ライセンスの年間ソフトウェア・サブスクリプションは、アルテラの販売代理店からおよびアルテラのeStoreからもオンライン購入できます。

このページを評価


  • ロジック設計
    • Quartus II
      • デザイン・エントリー & 合成
      • 検証 & ボード・レベル
      • 最適化
    • Quartus II ウェブ・エディション
    • ModelSim-Altera
    • 新機能
  • DSP 設計
    • DSP Builder
  • スタートガイド
    • FPGA & CPLD
    • HardCopy ASIC
    • Quartus II 開発ソフトウェア
  • Quartus II への移行
    • ASIC ユーザー
    • ISE ユーザー向け
    • MAX+PLUS II ユーザー
  • パートナー
    • EDA パートナー
  • オーダー & ダウンロード
    • オーダー
    • ダウンロード
    • ライセンス
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール