SOPC Builder は Quartus® II 専用のシステム統合ツールです。このツールを使用することで、エンベデッド・システムを素早くかつ容易に構築し、評価することができます。
SOPC Builder の機能
SOPC Builder を使用することで、手動によるシステム統合作業に煩わされることなく、カスタム・ユーザ・ロジック・デザインに集中し、システムの差別化を図ることができます。SOPC Builder システム統合ツールは、アルテラの Quartus II デザイン・ソフトウェアのすべてのバージョンに含まれています。SOPC Builder には以下の機能があります。
- システムを効率よく構築し編集が可能な、簡単に使用できる GUI インタフェース
- SOPC Builder コンポーネント、アルテラまたは AMPPSM (Altera Megafunction Partners Program) パートナから提供されている標準 IP (Intellectual Property) 、そしてカスタム・コンポーネントのコアを自動的に統合
- Serial RapidIO™、ギガビット・イーサネット、PCI、そして PCI Express を含む SOPC Builder 対応 IP ライブラリ使用して効率よく外部プロセッサに接続
- 再利用可能なユーザ独自のカスタム・コンポーネントをシステムに統合
- 各システムの要件に応じて最適化されたシステム・インタコネクト・ファブリックを構築、ハードウェア記述言語（HDL）を生成
迅速な市場への投入—SOPC Builder アプリケーション
SOPC Builder は、FPGA または MAX® II CPLD システム・デザインの全体または一部で使用できます。SOPC BuilderのGUIを使用してコンポーネントを選択し、コンポーネント間の接続を選択することにより、システム統合作業に要する時間をわずか数分に短縮できます。以下に一般的な SOPC アプリケーションを示します。
- カスタム Nios® II エンベデッド・プロセッサの構築
- ペリフェラルの拡張によるスタンドアロン・プロセッサのカスタマイズ
- ASSP または CPU への接続
- デジタル信号処理 (DSP) コプロセッサ
カスタム Nios II エンベデッド・プロセッサの構築
SOPC Builder と Nios II プロセッサを使用して、各ユーザのニーズに確実かつ容易に対応するカスタム・エンベデッド・プロセッサを定義することができます (図 1 参照)。
図 1. カスタム Nios II エンベデッド・プロセッサの構築
確実かつ容易なカスタム・プロセッサの作成について詳しくは、以下のリンクを参照してください。
スタンドアロン・プロセッサのペリフェラル拡張
SOPC Builder のコンポーネント・エディタ機能を使用することで、多くの外部プロセッサや DSP デバイスと容易にインタフェースすることができます (図 2 参照)。 使用中のプロセッサとインタフェースする コンポーネントをSOPC Builderで作成した場合、 さらにI/O、プリパッケージのペリフェラルやカスタム・ペリフェラルを、わずか数回マウスをクリックするだけで追加していくことができます。 また、SOPC Builder はシステムを構築し、ソフトウェア開発チーム用のヘッダ・ファイルを出力します。 ソフトウェア開発チームでは、使い慣れた統合開発環境 (IDE) を使用して外部プロセッサからペリフェラルにアクセスできます。
図 2. CPU のペリフェラル拡張
容易なスタンドアロン・プロセッサのペリフェラル拡張について詳しくは、以下のリンクを参照してください。
PCI を介した ASSP または CPU への接続
アルテラの SOPC Builderと SOPC Builder Ready のMegaCore® IP を使用することで、PCI 、PCI Express、Serial RapidIO、ギガビット・イーサネット インタフェースを介してこれらの ASSP や外部プロセッサと通信するシステムを容易に構築できます (図 3 参照)。その他のインタフェースに対しては、外部プロセッサのローカル・バス・インタフェースにシステムを接続するカスタム・コンポーネントを作成できます。
図 3. PCI インタフェースを介した ASSP または CPU への接続
PCI を介した ASSP または CPU への容易な接続について詳しくは、以下のリンクを参照してください。
デジタル信号処理 (DSP) コプロセッサ
SOPC Builder を使用することで、DSPデバイスの負荷分散を行う DSP コプロセッサを簡単に構築することができます。 また、アルテラ FPGA のDSP 並列処理機能を利用して、システムの DSP 処理性能を向上させることも可能です。 テキサス・インスツルメンツ (TI) 製 DSP プロセッサの外部メモリ・インタフェース (EMIF) 、その他のペリフェラル拡張、またはその他のプロセッサに含まれる外部メモリ・インタフェースへのインタフェースを構築するには、SOPC Builder のコンポーネント・エディタ機能が便利です (図 4 参照)。
図 4. DSP コプロセッサ
注:
- EMIF = 外部メモリ・インタフェース
DSP コプロセッサの構築について詳しくは、以下のリンクを参照してください。
SOPC Builder インタフェース
SOPC Builder が提供する直感的なユーザ・インタフェースを使用して、コンポーネントの選択とパラメータ化、コンポーネント間の接続の選択、内部接続を含む完全なシステムの生成、およびソフトウェア・エンジニアが使用するメモリ・マップ・ヘッダ・ファイルの自動生成を容易に行うことができます (図 5 参照)。
図 5. SOPC Builder のユーザ・インタフェース
詳細は、SOPC Builder デザイン･フローおよび特長 を参照してください。
SOPC Builder の入手
SOPC Builder は、Quartus II および無償の Quartus II Web Edition 開発 ソフトウェア に含まれています。Quartus II Web Edition 開発 ソフトウェア は web からダウンロード可能です。SOPC Builder Ready IP コアは IP MegaStore™ からダウンロードできます。 Quartus II と SOPC Builder Ready コンポーネントは、アルテラおよびパートナの 開発キット でも使用できます。
