• サイト全体
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

SignalTap II エンベデッド・ロジック・アナライザ

ホーム > 製品情報 > デザイン・ソフトウェア > Quartus II > 検証機能 > SignalTap II

次のステップへ

オーダー

サポート

ドキュメント

SignalTap® II ロジック・アナライザは、SOPC (system-on-a-programmable-chip) 設計の検証においてリアルタイムに信号動作をキャプチャおよび表示する、第二世代のシステム・レベル・デバッグ・ツールです。ユーザはこの機能を使用して、システム・デザインにおけるハードウェアとソフトウェア間の相互作用を効率よく観測することができます。SignalTap II ロジック・アナライザは、Quartus® II ソフトウェアのみに備わっており、プログラマブル・ロジック市場で販売されているエンベデッド・ロジック・アナライザの中で最大のチャネル数、サンプル容量、およびクロック速度をサポートしています。Quartus II ソフトウェア・バージョン 4.0 以降では、カスタム・トリガ条件を定義するためのグラフィカル・インタフェースも備え、より高い精度でシステムに隠れている問題を捉えることができます。 図 1 に SignalTap II エンベデッド・ロジック・アナライザのコンポーネントを示します。 SignalTap II エンベデッド・ロジック・アナライザは、内部コードのデザイン・ステートやI/O ピンの取得の際に外部のプローブやユーザのデザイン・ファイルへの変更を必要としません。

図 1. SignalTap II のコンポーネント

図 1. SignalTap II のコンポーネント

SignalTap II エンベデッド・ロジック・アナライザの概要

デザイン内の動作時の状態を確認する最も理想的なテストベンチは、実際の稼働環境と同じ速度でテストを実行することです。SignalTap II ロジック・アナライザでは、デバイスがシステム内で、システムと同じ速度で動作しているときに、内部ノードや I/O ピンの状態をキャプチャすることができます。また、SignalTap II エンベデッド・ロジック・アナライザは、1 つの JTAG チェーン内に複数のデバイスを含み、それらの各デバイス内で複数のロジック・アナライザを使用している環境でも実行可能です。SignalTap II エンベデッド・ロジック・アナライザによるロジック解析には、以下のコンポーネントが必要です。

  • Quartus II デザイン・ソフトウェア
  • デバイスに挿入されているソフト・エンベデッド・コア・メガファンクション
    • SignalTap II ロジック・アナライザ・メガファンクション
    • SignalTap II ハブ (Quartus II ソフトウェアで SignalTap II ロジック・アナライザを選択すると自動的にインストールされる)
  • ダウンロード・ケーブル
    • USB Blaster ダウンロード・ケーブル
    • ByteBlasterMV™ ダウンロード・ケーブル
    • ByteBlaster™ II ダウンロード・ケーブル
    • MasterBlaster™ ダウンロード・ケーブル
  • テスト対象のデバイス

キャプチャされたデータはデバイスのメモリ・ブロックに格納された後、USB Blaster、ByteBlasterMV、ByteBlaster II、または MasterBlaster 通信ケーブルを介して Quartus II ソフトウェアにダウンロードされ、波形表示されます。 表 1 に SignalTap II エンベデッド・ロジック・アナライザの機能と利点を示します。 これらの機能と利点について詳しくは、SignalTap II の特長のページを参照してください。

表 1. SignalTap II の機能と利点
機能 利点
1つのデバイス内で複数のロジック・アナライザを使用可能 1 つのデバイス内に複数のクロック・ドメインを確保します。
1 つの JTAG チェーン内の複数デバイス内で、複数のロジック・アナライザを使用可能 複数のクロック・ドメインで複数のデバイスの解析が可能です。
ステートベース・トリガフローNew

マルチウェイ・ブランチ、サイクリック・データフロー、そして　複数のデータ収集エンドイベント・コンディションなどを含むカスタムなトリガフロー・シーケンスを選択可能にし、より簡単なハードウェア検証を可能にします。ユーザが設定した条件付きの記述により、メモリ・バッファの使用もさらに効率化されます。それぞれのセグメントごとにトリガ・イベントを定義でき、イベントの収集を停止するための条件を選択し、セグメント内でトリガの場所を定義できます。
アナライザごとに最大 10 レベルの基本または詳細トリガ条件を設定可能 アナライザごとに最大 10 レベルの基本または詳細トリガ条件を設定可能です。バージョン4.1から、イベント・カウンタ・トリガ条件のサポートが追加になりました。
柔軟なバッファモード イベントの起動タイミングを基準として、サンプリングする範囲をトリガごとに個別指定できるため、データをより的確にキャプチャできます
各デバイスで最大 1024 チャネルをサポート より多くの信号をワイド・バス構造を通じてサンプリングできるため、データ収集の幅が広がり、問題点を見つけやすくなります。
各デバイスで最大 128,000 のサンプリングが可能 あらゆる種類の実際のアプリケーションに対して十分なデータを得ることができます。
最高 200 MHz のクロックをサポート システム周波数でのデザイン・データのサンプリングが可能です。
ノードの追加、信号選択の変更、およびトリガ条件の変更にリ・コンパイルが不要 デザインのリ・コンパイルなしで解析中の内部ノードの変更などが可能です。
ロック・モードによりコンフィギュレーション設定の変更に制限をかけリ・コンパイルを回避 デザインのリ・コンパイルを必要とする SignalTap II コンフィギュレーションの変更を回避します。

パワーアップ自動トリガ

デバイスのコンフィギュレーション後、オンチップ・デバッグをすぐに行うことが可能です。
無償のスタンド・アロン・ビューワ 複数のラボやフィールド・サービスでイン・システム・ロジック解析機能を使用することが可能です。
ニーモニックおよび基数テーブル ソフトウェアのソース内で使用している信号名と波形の信号とを関連付け、ソース内の問題点を容易に特定できるよう支援します。
多彩なバス表示 キャプチャデータのバス値の表示と解析を、バー・チャートまたはライン・チャートを使用して簡単に行うことができます。
複数のファイル・フォーマットでのデータのエクスポート キャプチャしたデータの解析を他の検証ツールを使用しても可能です。
リソースの推定 SignalTap II エンベデッド・ロジック・アナライザ・コンフィギュレーションで使用されるロジックおよびメモリ・デバイス・リソースを推定します。
JTAG チェーン内のデバイスの自動検出 データ・キャプチャの開始前にデバイス接続を確認できます。
プログラミング・ハードウェアの自動検出 データ・キャプチャの開始前にデバイス接続を確認しできます。
波形の印刷 キャプチャした波形を印刷してレポートに使えます。
ソースレベル・デバッグ・ツール用のべンダに依存しない API (application program interface) サードパーティ・ソフトウェアがSignalTap II リソースの利用を可能にします。

MATLAB インタフェースでネイティブ SignalTap II MEXファンクションをサポート

SignalTap II は、リアルタイムの高速データ収集を行い、ネイティブ MATLAB マトリクス形式で提供します。
使いやすいインタフェース ステータス・モニタ機能が操作をナビゲートします。

SignalTap II デバイス・サポート

SignalTap II ロジック・アナライザは、次のデバイス・ファミリをサポートします。

関連リンク

 

このページを評価
日本アルテラへのご連絡