FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Quartus II 検証&シミュレーション

ホーム > 製品情報 > デザイン・ソフトウェア > Quartus II > 検証機能

次のステップへ

  • ソフトウェア・ダウンロード
  • テクニカル・トレーニング
  • オンライン・デモを視聴

オーダー

  • ソフトウェアを購入

サポート

  • ソフトウェア・サポート
  • ナレッジ・データベース
  • Use Troubleshooter

ドキュメント

  • 資料を入手
  • ハンドブック
  • クイック・スタート・ガイド

Quartus® II ソフトウェアは、最新の CPLD、FPGA、および ASIC 検証をサポートします。また、すべての最新のサードパーティ製検証ツールおよびその手法を統合するとともに、Quartus II ソフトウェアでは以下の機能を提供します。

  • TimeQuest タイミング・アナライザ - SDC のネイティブ・サポートを含むASICの利点を持ったタイミング解析ツール TimeQuest タイミング・アナライザは、90 nm および 65 nm プロセス・デザインでの使用が推奨されています。
  • 統合された消費電力解析
  • システムのデザイン変更を即座に反映する Chip Planner(フロアプランおよびChip Editor)とインシステム・メモリ・コンテンツ・エディタ
  • SignalTap® II エンベデッド・ロジック・アナライザ(検証サイクルを高速化するインクリメンタル・コンパイル機能によりサポート)
  • SignalProbe および Logic Analyzer Interface

今日、SOPC(system-on-a-programmable-chip)設計者は、チームベースでの作業環境の下でハードウェア、エンベデッド・ソフトウェア、および高速 I/O システムの組み合わせに関連するさまざまな検証課題に取り組む必要があります。多くの場合、SOPC デザイン・チームには、プログラマブル・ロジック・デバイス(PLD)ハードウェア・エンジニア、ボードレベル・ハードウェア・エンジニア、およびソフトウェア・エンジニアが含まれており、それぞれに独自の検証ニーズを持っています。Quartus II ソフトウェアは現在、SOPC ソリューションおよび従来のプログラマブル・ロジック・デバイス(PLD)ハードウェア・デザインに対応した強力かつ包括的な検証ソリューションを提供しています。表 1 に、デザイン・フローの順序に沿ってQuartus II ソフトウェア・ユーザが利用できる検証ソリューションの概要を示します。Quartus II 検証方式 ページでは、サポートされる検証機能について紹介しています。

表 1. Quartus II ソフトウェアの検証ソリューション
検証方法 説明 Quartus II ソフトウェア・サポートまたはサブスクリプション・サポート サードパーティ・サポート
デザイン・ルール・
チェック
合成、シミュレーション、またはデザイン移行時に問題を引き起こすおそれのあるコーディング方式について、合成およびフィッティング前にデザインをチェックします。
  • Quartus II ソフトウェアから HardCopy® デバイスへの移行デザイン・ルール・チェック
  • Synopsys
    Leda
機能検証 デザインが要求される機能を満たしているかどうかをフィッティング前にチェックします。
  • Quartus II ソフトウェア・シミュレータ
  • ModelSim®-Altera ソフトウェア
  • Aldec
    Active HD
    Rivera
  • Cadence
    Incisive
    NC Desktop Family
  • Mentor Graphics®ModelSim ツール
  • Synopsys
    VCS
テストベンチの生成 手動で生成するテスト・ベクタの量を減らします。
  • 波形 - テストベンチ・コンバータ
  • テストベンチ・テンプレート・ジェネレータ
 
スタティック・タイミング解析 デザインの性能の解析、デバッグ、および妥当性の検証をフィッティング後に行います。
  • Quartus II ソフトウェア 従来のスタティック・タイミング・アナライザ
  • Quartus II ソフトウェア TimeQuest タイミング・アナライザ
  • Synopsys PrimeTime
タイミング・シミュレーション 詳細なゲートレベル・タイミング・シミュレーションをフィッティング後に実行します。
  • Quartus II ソフトウェア・シミュレータ
  • ModelSim-Altera ソフトウェア
  • Cadence
    NC-SIM
  • Mentor Graphics
    ModelSim ツール
  • Synopsys
    VCS
ハードウェアまたは
ソフトウェアのコシミュレーション
PLD ハードウェア、エンベデッド・プロセッサ、メモリ、およびペリフェラルの相互関係のシミュレーションを速やかに実行します。
  • ModelSim-Altera ソフトウェア
  • Mentor Graphics
    ModelSim ツール
イン・システム検証 システム内のシステムと同じ速度における、内部ノードの動作・状態をレポートします。
  • SignalTap II ロジック・アナライザ (インクリメンタル・コンパイルによりサポート)
  • SignalProbe 機能
  • ロジック・アナライザ・インタフェース
  • Chip Planner(フロアプランおよびChip Editor)
  • FPGA メモリおよび定数のインシステム・アップデート (PDF)
  • Design Debugging Using In-System Sources and Probes (PDF)
  • Synplicity
    Identify
ボードレベル・タイミング解析 PLD およびボード全体がシステムのタイミング条件を満たしているかどうかを検証します。

 

  • Mentor Graphics
    Tau
シグナルインテグリティ解析 & 電磁環境適合性 (EMC) 高速 のI/O 信号が高い信頼性を持って送信され、また EMC ガイドラインの範囲内であることを検証します。
  • Quartus II ソフトウェアのデザイン固有の IBIS モデル生成
  • Cadence
    SpectraQuest
  • Mentor Graphics
    Interconnectix
    XTK
    Hyperlynx
  • Synopsys
    Hspice
フォーマル検証 ソースであるレジスタ転送レベル(RTL)のネットリストと配置配線後のネットリストの相違点を、ユーザがテスト・ベクタを作成することなく識別します。

 

  • Cadence
    Conformal LEC
  • Synopsys Formality
消費電力予測 デザインの特有な動作条件を使用して、デバイスの消費電力を予測します。Quartus II PowerPlay 電力解析では表示されているサードパーティ・ツールからVCD ファイル入力を読み込むことが可能です。
  • Quartus II PowerPlay 電力解析
  • ModelSim-Altera ソフトウェア
  • Cadence
    NC-SIM
  • Mentor Graphics
    ModelSim ツール
  • Synopsys
    VCS

サードパーティ検証ツールのサポート

Quartus II ソフトウェア・ユーザは、さまざまなサードパーティの検証ツールを使用できます。アルテラは、Quartus II ソフトウェア・ユーザが確実に最新の検証ツールおよび手法を活用できるようにするため、ハードウェア記述言語(HDL)シミュレーション、デザイン・ルール・チェッカ、スタティック・タイミング解析、フォーマル検証、およびシグナルインテグリティ解析を提供するサードパーティ企業と常に協力しています。アルテラのデバイスをサポートする、サードパーティの EDA ベンダの詳しいリストについては、EDA パートナの Web ページを参照してください。

関連リンク

  • SignalTap II エンベデッド・ロジック・アナライザ
  • Quartus II ハンドブック の Verification Section (PDF) セクション
このページを評価


  • ロジック設計
    • Quartus II
      • デザイン・エントリー & 合成
      • 検証 & ボード・レベル
      • 最適化
    • Quartus II ウェブ・エディション
    • ModelSim-Altera
    • 新機能
  • DSP 設計
    • DSP Builder
  • スタートガイド
    • FPGA & CPLD
    • HardCopy ASIC
    • Quartus II 開発ソフトウェア
  • Quartus II への移行
    • ASIC ユーザー
    • ISE ユーザー向け
    • MAX+PLUS II ユーザー
  • パートナー
    • EDA パートナー
  • オーダー & ダウンロード
    • オーダー
    • ダウンロード
    • ライセンス
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール