Quartus® II ソフトウェアのロジック・アナライザ・インタフェース (LAI) 機能は、FPGA内の内部信号をロジック・アナライザで解析することを可能にします。LAIでは、機能としてまとまっている多くの内部信号のデバッグを、少数の出力ピンの使用で実現しています。観測される内部信号は、LAI でグループ化された後ユーザがコンフィギュレーション可能なマルチプレクサへ渡され、LAI のピンとして定義した I/O ピンに出力されます。
このように、信号出力のピンと観測される内部信号の関係は 1対1ではないので、LAIでは多くの内部信号を1本のピンに割り当てることが可能です。ユーザが出力ピンに割り当てることができる内部信号の数は、LAI のマルチプレクサ設定により異なります。
図 1. ロジック・アナライザ・インタフェースの内容
注：
- JTAGポートを通した Quartus II ソフトウェア（バージョン 5.1 もしくはそれ以上）を使用した LAI のコンフィギュレーションと管理
- JTAGポートを通したサードパティー・ベンダのロジック・アナライザ（ベンダによってサポート体制は異なります。）を使用した LAI のコンフィギュレーションと管理
ロジック・アナライザ・インタフェースの概要
Quartus II ソフトウェアのLAI を使用して、デバッグ段階の間、内部 FPGA 信号を外部ロジック・アナライザに接続することができます。解析を実行するためにLAI には以下のコンポーネントが必要になります。
- Quartus II ソフトウェア バージョン 5.1 もしくはそれ以上
- テスト対象のデバイス
- 外部ロジック・アナライザ
- 通信ケーブル
表 1では、LAI の機能や利点を紹介します。
|
表 1. ロジック・アナライザ・インタフェースの機能や利点 |
|
| 機能 | 利点 |
|---|---|
|
単一のデバイス上に複数のLAI コア |
単一のデバイス上で複数のクロック・ドメインをサポートします。 |
|
1つのJTAGチェインで、複数のデバイスと複数のLAI コア |
複数のクロック・ドメインによる複数デバイスの解析を可能にします。 |
|
JTAGチェイン上のデバイスを自動認識 |
データ・キャプチャの開始前にデバイスへの接続を確認できます。 |
|
プログラミング・ハードウェアを自動認識 |
データ・キャプチャの開始前にデバイスへの接続を確認できます。 |
|
未使用ピンへの信号の接続 |
内部信号へのアクセスを可能にします。 |
|
ノードをインクリメンタルに追加し、フルコンパイルの必要なしに信号選択とトリガ状態を変更 |
条件変更時にフル・コンパイルをしなおさなくとも、モニタノードの変更を可能にします。 |
|
それぞれのコアのバンク幅は1から256の間で設定可能 |
ユーザ指定のバス幅転送のモニタを可能にします。 |
|
それぞれのMux で1から256のバンクをサポート |
最大256の個々のバンクにより設定されたピン数以上の信号にアクセスが可能になります。 |
|
リソース使用率の見積り |
LAI コア・コンフィギュレーションにより使用されるリソースの使用率を見積ります。 |
|
コンフィギュレーション可能なレジスタ出力 （同期） |
デザイン・ファンクションの検証を可能にします。 |
|
コンフィギュレーション可能な非レジスタ出力 (非同期) |
タイミング検証を可能にします。 |
|
2種類の外部キャプチャ・モード |
同期化されたレジスタ出力か、レジスタされていない組み合わせ出力かを指定可能です。同期モードでは、同期クロックを指定可能です。 |
|
2種類のパワーアップ・ステート |
ユーザが選択可能な出力で、初期設定バス（バンク0）もしくは、トリステートの出力を選択可能です。 |
|
ソースレベル・デバッグ・ツール用のベンダ独立 API (application program interface) |
サードパーティ・ソフトウェアによりLAI コア・リソースを活用できます。 |
