Quartus® II ソフトウェアには、FPGA ベンダが提供する唯一のフィジカル・シンセシス最適化テクノロジが含まれています。Quartus II のフィジカル・シンセシス・オプションは、使用する合成ツールに関係なく使用可能であり、コンパイル・プロセスのフィッティング・ステージで適用されます。（図 1 参照）。
図 1. Quartus II ソフトウェアのフィジカル・シンセシス・フロー
標準コンパイル・フローでは、合成ステップで回路のロジック構造の面積または速度、あるいはその両方を最適化し、回路をロジック・エレメント (LE)、メモリ、デジタル信号処理 (DSP) ブロックなどのデバイス固有のプリミティブにマップします。合成ステップは、サードパーティ合成ツールまたは Quartus II ソフトウェアの合成機能を使用して実行できます。フィッタ・ステップ（配置配線ステップとも呼ぶ）では、合成ツールで指定されるデバイス・プリミティブを配置配線して、ロジックの重要な部分が確実に配置され、可能な最速の配線リソースで接続されるようにします。この標準フローでは、非常に高速なコンパイル時間を実現しながら、優れたプッシュボタン結果を生成します。フィジカル・シンセシスの最適化では、デザインの配置配線後の遅延に関する Quartus II フィッタの情報を用いて追加の合成最適化を実行し、必要に応じて回路をインテリジェントに再構築します。回路構造の変更はフィッタによってデザインの重要な「ホット・スポット」にインクリメンタルに適用され、デザイン性能を向上させます。
図 2 に、選択したオプションによって実行される最適化の例をいくつか示します。Physical Synthesis for Combinatorial Logic オプションを使用すると、LE 接続の再配線が可能なので、クリティカル・パスを通過するレイヤが少なくなります。Perform Register Duplication オプションを使用すると、複数の場所にファン・アウトするレジスタを複製できるので、別のパスの遅延を増やすことなく 1 つのパスの遅延を低減できます。Perform Register Retiming オプションを使用すると、Quartus II フィッタは組み合わせロジック間でレジスタを移動し、タイミング遅延のバランスを図りながら、全体的な回路の性能を向上させることができます。
図 2. フィジカル・シンセシス最適化の例
デザイン・スペース・エクスプローラでデザイン性能を平均20％向上
デザインにはそれぞれ独自の特性があります。標準的なコンパイルフローにおける性能を改善するためのフィジカル・シンセシス・アルゴリズムやコンパイラ設定は、デザインによって異なります。Quartus II ソフトウェア には、フィジカル・シンセシス・オプションと他のコンパイラ設定の多くの組み合わせを自動的に適用し、デザインに最適な設定を探すのに使用可能なデザイン・スペース・エクスプローラが付属しています。デザイン・スペース・エクスプローラは、デザイン性能や面積の最適化に対し、コンフィギュレーション可能であり、また必要に応じて数時間あるいは数日間の実行も設定できます。デザイン・スペース・エクスプローラによって報告された新しい設定を以降のコンパイルで使用すると、非常に短いコンパイル時間で同等の最適な性能を達成することができます。
サードパーティ EDA フィジカル・シンセシスのサポート
Quartus II ソフトウェアは、Mentor Graphics および Synplicity 製のフィジカル・シンセシス・ソフトウェアもサポートしています。 サードパーティ EDA ツールのサポートに関する最新情報は、EDA パートナページをご覧ください。
