アルテラの Stratix® II および Cyclone® II FPGA の開発において、Quartus® II 開発ソフトウェアを次の 3 つのステップに従って使用することにより、現在のデザインに対し競合のデバイスや開発ソフトウェアよりもさらに性能を向上させることができます。 アルテラのサードパーティツールを使用した評価ベンチマーク手法について詳しくは、FPGA Performance Benchmarking Methodology ホワイトペーパー (PDF)を参照してください。
ステップ 1: 合成
Synplicity 社のSynplify を使用している場合は、Synplify 社の提供するベンチマーク用の推奨設定を使用してください。Quartus II の合成機能を使用する場合は、「Analysis & Synthesis」 の設定をデフォルトの「Balanced」から「Speed」に変更します。
ステップ 2: デザインの配置配線
Quartus IIで合成後、またはSynplifyの合成結果を Quartus II にインポートした後、各クロックのタイミング制約を設定します。 アルテラのベンチマークでは、各クロックを 1 GHz に設定していますが、通常は、最良の結果を得るために、クロックの制約を実際のニーズに合わせて設定する必要があります。 デザインにフェーズロック・ループ (PLL) がある場合は、PLL の入力クロックに対しクロック設定を行い、また高い fMAX 要求にします。 Xilinx ISE ソフトウェアでコンパイルされたデザインと比較する場合は、クロックに対する I/O の制約を Xilinx ISE デザインでの制約に合わせて設定します。
Quartus II の Design Space Explorer （DSE） を実行し、Exploration Settings でAdvanced Search を選択します。 続いてAdvanced タブで次のように設定します。
- Exploration Spaceにおいて、プルダウンメニューから、「Physical Synthesis with Retiming Space for Quartus II Integrated Synthesis Projects」または「Physical Synthesis with Retiming Space」 を使用する合成ツールに応じて選択します。
- Optimization Goal として 「Optimize for Speed」を選択します。
- Search Methodとして「Accelerated Search of Exploration Space」を選択します。
ステップ 3: 結果の取得
Quartus II のレポートウインドウにはQuartus II での実装および解析のすべての結果が表示されます。 Quartus II はデフォルトで非常に綿密なタイミング解析結果を提供します。
ベンチマークに必要な開発ソフトウェアを入手するには？
Quartus II をお持ちでない場合は、30 日の無償評価版をダウンロードして、アルテラの開発ソフトウェアおよびデバイスでのベンチマークを実行することができます。
当社が公表した結果は、Synplicity 社のSynplify ソフトウェアを使用して得たものですが、お客様のデザインに対しては Quartus II の合成機能またはサードパーティ製の合成ツールも使用可能です。 Synplicity 社 ソフトウェアの 20 日評価版をダウンロードして、アルテラの開発ソフトウェアおよびデバイスでのベンチマークを実行することができます。
