FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

エンベデッド・パートナー

ホーム > 製品情報 > 開発ソフトウェア > エンベデッド・パートナー
有限会社テクノ・ロジック

有限会社テクノ・ロジック



JTAG デバッガを中心に開発環境をご提供しております。また BIOS、ドライバ、OS BSP のチューニング等の受託開発も行っており、高効率の開発ソリューションをご提供致します。

 

提供製品について

FirstSiliconSolutions (FS2NAV-NI) 社製 SOS-II

FirstSiliconSolutions (FS2NAV-NI) 社製 SOS-II

Nios/Nios II コアに対する JTAG エミュレータ。ダウンロードケーブルとしても勿論使用できますが、オンチップトレース機能にも対応したパワフルなエミュレータで、Nios II 開発環境のデバッガとしてそのまま接続できます。またメンターグラフィックス社 Edge ツールと接続すれば、マルチコアデバッグにも対応しています。ホストPCとの接続はUSB1.1/2.0 もしくは 10/100BaseT イーサネット。

URL : www.t-logic.jp/products/dsp_tools.html

 

 

FirstSiliconSolutions (FS2) 社製 FPGA-View-A

FirstSiliconSolutions (FS2) 社製 FPGA-View-A

Altera 社、Tektronix 社、FS2 社の 3 社が協力して開発した、FPGA デバッグ効率化ソフトウェア。Quartus II と FPGA-View を組み合わせて使用する事で、Tektronix 社TLA シリーズロジックアナライザで FPGA 内部ノードのデバッグを効率良く行う事ができます。Quartus II バージョン 5.1 以降の環境に対応しています。

※右図 : クリックして拡大表示

 

 

Micrium 社リアルタイムカーネル μC/OS-II 及びミドルウェア

Micrium社リアルタイムカーネルμC/OS-II 及びミドルウェア

Nios II 開発環境に標準添付されているリアルタイムカーネル。オープンソースでロイヤリティフリー、255 アプリケーションタスクまで管理可能。カーネルはコードサイズ最小2 K バイトから構築できます。自由に評価して頂き、製品化の際に開発ライセンス契約をして頂ければ結構です。OSの他、TCP/IP、 ファイルシステム等のミドルウェアもシリーズでソース提供しています。

URL : www.t-logic.jp/products/real_time_kernel.html

 


 

 


お問い合せ先 :
有限会社テクノ・ロジック 
開発センター 和田雅之

〒556-0011
大阪市浪速区難波中 1-3-18 DAIICHI ビル 5 階

tel : 06-4397-6620
fax : 06-4397-6630
web : www.t-logic.jp/
email : コンタクトアドレス info@t-logic.jp /サポート用アドレス tech@t-logic.jp

 

このページを評価


  • ロジック設計
    • Quartus II
      • デザイン・エントリー & 合成
      • 検証 & ボード・レベル
      • 最適化
    • Quartus II ウェブ・エディション
    • ModelSim-Altera
    • 新機能
  • DSP 設計
    • DSP Builder
  • スタートガイド
    • FPGA & CPLD
    • HardCopy ASIC
    • Quartus II 開発ソフトウェア
  • Quartus II への移行
    • ASIC ユーザー
    • ISE ユーザー向け
    • MAX+PLUS II ユーザー
  • パートナー
    • EDA パートナー
  • オーダー & ダウンロード
    • オーダー
    • ダウンロード
    • ライセンス
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール