CPLD 設計に最も使いやすいデザイン・ソフトウェア

表 1. MAX+PLUS II ソフトウェアと比較した Quartus II の利点

デザイン方式

サポートされている機能

デバイス・サポート

• MAX 3000A、7000AE、MAX 7000 B、および MAX 7000S ファミリに加えて新しい MAX IIZを含む MAX II CPLD ファミリをサポート
• Cyclone®、Stratix®、Stratix II デバイスなど最新のFPGA をサポート

性能

• MAX 3000A、MAX 7000AE、MAX 7000B、および MAX 7000S デザイン用の MAX+PLUS II ソフトウェア・バージョン 10.2 より高い性能を提供
  • デザイン性能が平均 15% 高速化
  • 1つのデザインに必要なデバイス・リソースが平均 5% 減少

合成

• AHDL サポートに加えて最新の VHDL および Verilog 言語の論理合成機能
• RTL Viewerにより、合成前およびデザイン実装前の VHDL または Verilog デザインのグラフィカル表現を提供（Quartus II ソフトウェアのみ）
• 最先端のサードパーティの合成フローをすべてサポート

最新機能

MAX II CPLD および最新の FPGA ファミリをサポートする最新機能

• PowerGauge 電力解析 (MAX IIZ CPLD のサポートを含む)
• LogicLock™ ブロック・ベース・デザイン・フロー (現在 MAX II デザイン用に提供)
• SOPC Builder
  • IP (Intellectual Property) の容易な統合
• コンパイル
  • フィジカル・シンセシスによる最適化
  • タイミング・クロージャ・フロアプラン・エディタ
• 検証機能
  • マルチクロックおよびマルチサイクル・タイミング解析
  • FPGA デザイン用の SignalTap® II エンベデッド・ロジック・アナライザ
• デザインの最終段階での変更に対応（ECO サポート）
  • Chip planner
  • インクリメンタル・フィッティング