アルテラは高性能を達成するために、Nios® II/f 「高速（fast）」プロセッサ・コアを特別に設計しました。Nios II/f コアは、300 MIPS* （*Dhrystone 2.1ベンチマークを利用） を上回る動作性能を備え、多彩な機能を持つオペレーティング・システムが稼動するシステムのように、大量のコードやデータを扱うアプリケーションや性能重視のアプリケーションに最適です。
このコアは、Eclipse ベースの Nios II 統合開発環境 （IDE） を含む Nios II エンベデッド・デザイン・スイート （EDS） でサポートされています。
Nios II/f コアの特長は以下のとおりです。
- メモリ・マネージメント・ユニット（MMU）
- メモリ・プロテクション・ユニット（MPU）
- 高機能な例外をサポート
- 独立した命令キャッシュとデータ・キャッシュ (512 バイトから 64 Kバイト)
- 最大 2G バイトの外部アドレス空間
- Nios II コアに直接接続される密結合メモリ（TCM：Tightly Coupled Memory）（オプション）
- 最大 DMIPS* （*Dhrystone 2.1ベンチマークを利用）/MHz を達成する 6 段パイプライン
- シングル・サイクル・ハードウェアによる乗算、およびバレル・シフタ
- ハードウェア除算オプション
- ダイナミック分岐予測
- 最大 256 個のカスタム・インストラクションと制限のない ハードウェア・アクセラレータ
- JTAG デバッグ･モジュール
- ハードウェア・ブレークポイント、データ・トリガ、リアルタイム・トレースなどの JTAG デバッグ・モジュール拡張機能（オプション）
デジタル信号処理（DSP）ブロックを備えたアルテラ・デバイス・ファミリをターゲットとする場合、Nios II/f コアによって機能と性能の向上が可能です。 この場合、Nios II/f コアはシングル・サイクルで乗算を実行するハードウェア乗算回路を提供します。 この乗算回路はシングル・サイクル・バレル・シフタとしても動作します。 また、Nios II/f コアは除算を高速化する除算回路もオプションで提供します。
最高性能が必要な場合は、Nios II/f コアを アルテラの最高性能の FPGA または HardCopy® ASIC 製品 に実装してください。
