アルテラは、特に FPGA の使用ロジック数およびメモリ・リソース量を最小にすることを目的として Nios® II/e 「エコノミー」・プロセッサ・コアを設計しました。Nios II プロセッサ・コアは、可能な限り低コストを実現するプロセッサ・コアとなっています。Nios II/e コアは、代表的な 8051 アーキテクチャと同じコスト・クラスながらも、より高性能な30 DMIPS（最大 200 Mhz）超の演算能力を達成し、使用ロジック・エレメント（LE）数は 700 個未満で実装されます。
コアは、Eclipse ベースの Nios II 統合開発環境 (IDE)を含む、Nios II エンベデッド・デザイン・スイート (EDS)によってサポートされています。
Nios II/e コアの特長は以下のとおりです。
- 最大 2G バイトの外部アドレス空間
- JTAG デバッグ・モジュール
- LE 数700 個未満で完全なシステムを実現
- オプションのデバッグ拡張機能
- 最大 256 個のカスタム・インストラクション
Nios II /e コアは、自動車、工業用機器、および民生用機器といったコスト重視のアプリケーションに最適です。このコアは多くの場合、アルテラの低コスト FPGAおよびASIC 製品と組み合わせて使用されます。
