アルテラの Nios® II プロセッサは、消費電力の大きい高周波数の標準プロセッサにコストをかけることなく、組み込みデザインに必要かつ最適な性能を実現するための究極の柔軟性を提供します。さらに、Nios II プロセッサは、アセンブリ言語コードの手作業による駆け込み調整という場面を回避し、また必要に応じたコンフィギュレーション可能な性能機能も提供します。
表 1 に Nios II プロセッサの性能機能と利点を示します。
| 表 1. Nios II の性能の特長と利点 | ||
| 機能 | 説明 | 詳細について |
|---|---|---|
| 高性能プロセッサ・コア | Nios II/f " 高速 " コアは、特に性能に配慮して最適化されており、6 段パイプライン、ダイナミック分岐予測、インストラクション・キャッシュおよびデータ・キャッシュ、250MHz 超の性能を備えています。Stratix® III デバイス・ファミリなどの高性能 FPGA は、Nios II/f コアに対して多くのコア処理タスクを実行するのに十分な性能を提供します。 | |
| マルチ･プロセッサ･システム | マルチコア･システムを使用してシステムの性能の拡張／縮小、またはソフトウェア･アプリケーションのよりシンプルなタスクへの分割を行います。Nios II エンベデッド･デザイン･スイート（EDS）は、Nios II プロセッサを使用するカスタマイズされたマルチコア･システム構築をサポートします。Nios II プロセッサと Stratix III デバイス・ファミリのメンバなどの超高集積 FPGA は、高性能マルチプロセッサ・アプリケーションの作成に最適な組み合わせです。 | |
| 広帯域幅バス構造 | SOPC Builder システム生成ツールを使用して構築したシステムをサポートする システム・インタコネクト・ファブリックを自動的に生成し、複数のマスタ/スレーブ接続、DMA （Direct Memory Access） チャネルおよびオンチップ・データ・バッファを同時にサポートする高スループット・システムを生成することができます。 | |
| ハードウェア・アクセラレータ | FPGA のロジックおよびメモリ・リソースを使用して、通常アプリケーション・ソフトウェアで実装されるタスクをオフロードして高速化します。 Nios II C-to-Hardware アクセラレーション（ C2H ） コンパイラを使用して、このプロセスを自動化することができます。 | |
| カスタム命令 | Nios II 命令セットに カスタム命令を追加することによって、処理時間重視のソフトウェア・アルゴリズムを高速化することができます。 | |
| コンフィギュレーション可能な高速オンチップ・メモリ | パフォーマンス重視のアプリケーションでは、少ない固定レイテンシのオンチップ・メモリ・バッファを作成します。 |
|
FPGA での柔軟性の高い処理
これまで、組込みシステムの開発者がデザイン･サイクルの最終段階近くで性能を向上させようとした場合、より高速なプロセッサを購入するか、サブルーチンをアセンブリ言語レベルでの手作業による調整など限られた方法しかありませんでした。これらの手段は効果的だとしても、それに伴うトレードオフは見過ごせないほど大きなものでした。コストや消費電力の増加を望む設計者はいません。特定のプロセッサ・アーキテクチャにのみ対応するように、手作業で最適化されたアセンブリ・コードを望む設計者もいません。
以下のような問題がある場合、Nios II プロセッサこそ正しい選択肢です。
- アプリケーションが大規模かつ複雑になり、開発やデバッグ・スケジュールに間に合わない
- マウスを数回クリックすれば、Nios II によるマルチプロセッサ･システムを構築し、コードを、より小さなシンプルな 2 つのアプリケーションに分割します。タイミングを満足させ、アプリケーションの妥当性を確認し、製品を短期間で出荷できます。
- アプリケーションがタイミング要件を満たさない
- Nios II の開発者は、カスタム命令またはハードウェア･アクセラレータを追加することで、ボトルネックとなっているサブルーチンの性能を選択的に向上させることができます。事実、Nios II C2H コンパイラを使用すれば、「右クリックでアクセラレート」と同じくらい簡単に C 関数からハードウェア・アクセラレータを作成します。
アルテラの FPGA および Nios II プロセッサは、全く新しい性能機能のツール・ボックスと組み込みデザインのリスクを軽減する多くのオプションを提供しています。
