FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

PCI Express

ホーム > 製品情報 > Intellectual Property > インタフェース・プロトコル > PCI > PCI Express

from PLDA

View Literature
Download Free Evaluation



AMPP Approved
OpenCore Support
I-Test



Features

  • PCI Express® Specification 1.1 and 2.0 compliant
  • x1, x4, x8 PCIe 1.1 and x1, x4 PCIe 2.0
  • Suitable for root complex, bridge, switch, and endpoint designs
  • Upstream and/or downstream mode for link initialization
  • Up to eight virtual channels (VC)
  • Optional backend interface on user's clock domain
  • Supports up to 4 KB data payload size
  • Supports all message, completion, memory, and I/O requests
  • Implements type 0 configuration space for endpoint designs
  • Implements type 1 configuration space for root, switch, and bridge designs
  • Up to six base address registers (BARs) plus expansion ROM available for endpoint
  • All I/O and memory windows implemented for root, switch, and bridge
  • All power management states and associated logic implemented
  • Supports legacy PCI Power Management
  • Supports ExpressCard

PCI Express Product Selector Guide for Altera FPGAs

Table 1 shows the PCI Express Selector Guide for Altera® FPGAs.

Table 1. PCI Express Selector Guide for Altera FPGAs (1)

End Point/
Rootport

Embedded PCI Express PHY

External PCI Express PHY

Stratix 
GX

Stratix
 II GX

Arria
 GX

Stratix

Stratix
 II

Stratix
 III

Cyclone

Cyclone
 II

Cyclone
 III

Gen1
End Point
(x1)
Check Mark Check Mark Check Mark Check Mark Check Mark Check Mark Check Mark Check Mark Check Mark
End Point
(x4)
Check Mark

Check Mark

Check Mark

Check Mark

Check Mark

Check Mark

Check Mark

Check Mark

Check Mark

End Point
(x8)
  Check Mark     Check Mark Check Mark        
Rootport
(x1)
Check Mark Check Mark Check Mark Check Mark Check Mark Check Mark       
Rootport
(x4)
Check Mark Check Mark Check Mark Check Mark Check Mark Check Mark        
Rootport
(x8)
               
Gen2
End Point
(x1)
  Check Mark              
End Point
(x4)
  Check Mark              

Note:

  1. Stratix, Arria, and Cyclone are trademarks of Altera Corporation.

Deliverables

  • Core synthesis files (encrypted VHDL or Verilog for Quartus® II software)
  • Pre-compiled simulation libraries for ModelSim® intellectual property (IP) Wizard
  • Customization assistant
  • Constraint file generator
  • Active HDL supported upon request

Verification Environment

  • Testbench pre-compiled simulation libraries for ModelSim software 
  • VHDL/Verilog test scripts and compliance checklist

Software Resources

  • PCI Express device driver: Windows, Linux
  • API source code
  • GUI applications with source code
  • Reference designs that are ready for hardware implementation
  • Documentation, including a user guide and design guide
  • One-year technical support and maintenance with free upgrades

Contact Information

For additional information, contact:

PLDA
2570 North 1st Street, 
2nd Floor, Suite 218
San Jose, CA, 95131 USA
Phone: (408) 273 4528
Fax: (408) 273 4628
Email: sales@plda.com 
URL: http://www.plda.com

このページを評価


  • IP & リファレンス・デザイン
    • すべての IP
    • すべてのリファレンス・デザイン
    • ブリッジ & アダプタ
      • メモリマップド
      • ストリーミング
    • DSP
      • フィルタ & 変換
      • エラー検出/訂正
      • 変調 & 復調
      • ビデオ & 画像処理
    • エンベデッド・プロセッサ
      • Nios II
        • プロセッサ・コア
          • 高速コア
          • エコノミ・コア
          • 標準コア
        • 利点
          • 低コスト
          • 高性能
          • 長い製品寿命
          • 柔軟性
        • 開発ツール
          • Nios II IDE
          • Nios II C2H コンパイラ
          • ソフトウェア/パートナ
        • 開発キット
        • エンド・マーケット
        • カスタマ・サクセス
        • 資料
      • 32/16bitマイクロプロセッサ
      • 8/4bitマイクロプロセッサ
    • インタフェース・プロトコル
      • コミュニケーション
      • イーサネット
      • ハイスピード
      • PCI
      • シリアル
      • オーディオ & ビデオ
    • メモリ・コントローラ
      • DMA
      • フラッシュ
      • オンチップ
      • SDRAM
      • SRAM
    • ペリフェラル
      • デバッグ & パフォーマンス
      • ディスプレイ
      • マイクロコントローラ
      • マルチプロセッサ対応
  • IP について
    • IPを利用した設計
      • IP Base Suite
    • MegaCore IP の評価
    • IP 認証プログラム
    • システム・デザイン
    • Request IP
  • IP パートナー
    • AMPP プログラムについて
    • IP パートナー
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール