アルテラ提供
     |
IP Base Suiteにて提供 - Quartus® II サブスクリプション・ユーザに無償で提供
機能
- QDRII および QDRII+ SRAMをサポート
- 2 バーストおよび 4 バーストのメモリをサポート
- 8、18、36ビットのQDRII SRAM インタフェースをサポート
- 柔軟かつ強力なデザイン
- ローカルサイド上での2倍と4倍のデータ幅のサポート（4 バーストの4倍のみ）
- 連続するリードとライトの自動コンカチネーション（浅いローカル・バス幅モードのみ）
- 簡単に使用できる IP Toolbenchのインタフェースとデザイン例
- アルテラでサポートするVHDLおよびVerilog HDL シュミレータで使用する IP ファンクショナル・シュミレーション・モデル
- OpenCore Plus評価機能のサポート
概要
QDRII SRAM コントローラ MegaCore® ファンクションは、QDRII SRAM と QDRII+ SRAM モジュールへの簡単で使いやすいインタフェースを提供します。QDRII SRAM コントローラは、QDRII の仕様に沿った配置およびタイミングを保証します。QDRII SRAM コントローラの内部インタフェースは、アルテラのAvalon® メモリ・マップド・インタフェースと互換性があり、SOPC Builder への容易な統合を可能にします。
QDRII SRAM コントローラ MegaCore ファンクションは、アルテラ Stratix® シリーズ & Cyclone® IV FPGA用に最適化されています。これらのデバイスが持つ高度な機能により、QDRII SRAM デバイスへの直接インタフェースが可能になります。
IP Toolbenchが生成するデザイン例はPLL(phase-locked loop)、オプションのDLL （Stratix II FPGA デバイスのみ）、ドライバ例、そしてQDRII SRAM コントローラのカスタム・バリエーションをインスタンス化します。デザイン例は、ハードウェア上でシュミレーション、合成、そして使用可能な完全に動作します。ドライバ例は、コントローラにリードとライトのコマンドを発行し、成功または失敗かの確認のためリード・データをチェックし、完了の信号をテストするセルフ・テスト・モジュールです。デザイン例のQDRII SRAM コントローラの暗号化されたコントロール・ロジックを独自のカスタム・ロジックに置き換えることが可能です。これにより、アルテラのクリア・テキスト再同期、パイプライン・ロジックとデータパスを独自のコントロール・ロジックと一緒に使用することができます。
デザイン例
Stratix III EP3SL150F1152C2 デバイスで、18ビット幅、400 MHz もしくは、1600 Mbps メモリ・インタフェースを実現するデザイン例を提供しています。このデザイン例は、Stratix III FPGAとのQDRII+ SRAM メモリ・インタフェース向けですが、QDRII SRAMを使用する際の Stratix IV FPGA とのメモリ・インタフェースのデザイン・フローと同じとなります。
IP 評価機能
アルテラ OpenCore Plus 評価機能を利用してこのIP コアをテストできます。
性能およびリソースの利用率
ユーザガイドにて、この MegaCore ファンクションの標準的な性能および使用率を示します。
I-Tested
アルテラは、関連プロトコルに対応した相互接続運用性を保証するのに必要な特定用途向け標準製品（ASSP）、ハードウェア・コンポーネント、またはテスト機器を搭載した評価ボード上のアルテラの FPGA で検証された、MegaCore ファンクション、または Altera Megafunctions Partners Program (AMPPSM) IP コアにI-Tested 認証を与えています。詳細については、QDRII SRAM Controller MegaCore Function User Guide の「MegaCore Verification」を参照してください。
技術サポート
この MegaCore ファンクションの技術サポートは、アルテラ mySupport オンライン・イシュー・トラッキング・システムにアクセスしてください。また、アルテラ・ナレッジ・データベースで、このファンクションの関連トピックを検索することもできます。
