FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

C_CAN

ホーム > 製品情報 > Intellectual Property > インタフェース&ペリフェラル > CAN > C_CAN

from Bosch

View Literature
Request Free Evaluation



AMPP Approved
OpenCore Support
SOPC Builder Ready



Features

  • Support for controller area network (CAN) protocol version 2.0 parts A and B
  • Bit rates up to 1 megabit per second (Mbps)
  • Disable feature for automatic retransmission mode for time-triggered CAN applications
  • 32 message objects
  • Each message object has its own identifier mask
  • Programmable first-in first-out (FIFO) mode
  • Maskable interrupt
  • Programmable loop-back mode for self-test operation
  • 16-bit generic interface

Block Diagram

Figure 1 shows the block diagram for the megafunction.

Figure 1. Block Diagram

Figure 1. C_CAN Block Diagram

 View full detail (63KB)

Description

The Altera EDIF Input File (.edf) netlist of the Bosch C_CAN intellectual property (IP) module can be implemented on the Altera® Stratix®, Cyclone®, and APEX™ 20KE FPGA families.

The C_CAN megafunction performs communication according to the CAN protocol version 2.0 parts A and B. The bit rate can be programmed to values up to 1 Mbps, depending on the technology used. For the connection to the physical layer, additional transceiver hardware is required.

For communication on a CAN network, individual message objects are configured. The message objects and identifier masks are stored in the message RAM.

All functions concerning the handling of messages are implemented in the message handler. Those functions are the acceptance filtering, the transfer of messages between the CAN core and the Message RAM, and the handling of transmission requests as well as the generation of the module interrupt.

The register set of the C_CAN megafunction can be accessed directly by an external CPU via the module interface. These registers are used to control/configure the CAN core and the message handler and to access the message RAM.

The C_CAN module can be connected to a wide range of customer-specific interfaces via its 16-bit generic interface delivered with the C_CAN FPGA netlist.

Device Utilization Examples

Table 1 lists the typical device utilization results for the megafunction.

Table 1. Typical Device Utilization for the Megafunction
Target Device Speed Grade Utilization

Performance
f(MAX)

Parameter Setting

Logic Elements (LEs)

I/O Pins

Embedded System Blocks (ESBs)

APEX 20K
EP20K160EBC356
-1 4515 46 4352 26.38 MHz Contact Bosch
Cyclone
EP1C6T144C
-6 3463 46 4352 36.25 MHz Contact Bosch
Stratix
EP1S10F484C
-5 4276 46 4352 41.49 MHz Contact Bosch

Contact Information

For additional information, contact Robert Bosch GmbH at:

Dept. AE/SCS1
Tuebinger Strasse 123
72762 Reutlingen
GERMANY

Tel: +49 7121-35-39711
Fax: +49 71-18-115-14-39711
E-mail: Tobias.teuscher@bosch.com
http://www.can.bosch.com

このページを評価


  • IP & リファレンス・デザイン
    • すべての IP
    • すべてのリファレンス・デザイン
    • ブリッジ & アダプタ
      • メモリマップド
      • ストリーミング
    • DSP
      • フィルタ & 変換
      • エラー検出/訂正
      • 変調 & 復調
      • ビデオ & 画像処理
    • エンベデッド・プロセッサ
      • Nios II
        • プロセッサ・コア
          • 高速コア
          • エコノミ・コア
          • 標準コア
        • 利点
          • 低コスト
          • 高性能
          • 長い製品寿命
          • 柔軟性
        • 開発ツール
          • Nios II IDE
          • Nios II C2H コンパイラ
          • ソフトウェア/パートナ
        • 開発キット
        • エンド・マーケット
        • カスタマ・サクセス
        • 資料
      • 32/16bitマイクロプロセッサ
      • 8/4bitマイクロプロセッサ
    • インタフェース・プロトコル
      • コミュニケーション
      • イーサネット
      • ハイスピード
      • PCI
      • シリアル
      • オーディオ & ビデオ
    • メモリ・コントローラ
      • DMA
      • フラッシュ
      • オンチップ
      • SDRAM
      • SRAM
    • ペリフェラル
      • デバッグ & パフォーマンス
      • ディスプレイ
      • マイクロコントローラ
      • マルチプロセッサ対応
  • IP について
    • IPを利用した設計
      • IP Base Suite
    • MegaCore IP の評価
    • IP 認証プログラム
    • システム・デザイン
    • Request IP
  • IP パートナー
    • AMPP プログラムについて
    • IP パートナー
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール