FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

DVB-RCS CTC Turbo Decoder TC1000

ホーム > 製品情報 > Intellectual Property > DSP > エラー検出/訂正 > DVB-RCS CTC Turbo Decoder TC1000

from TurboConcept

Request Free Evaluation



AMPP Approved
OpenCore Support



Overview

TC1000-WiMAX is a convolutional turbo code (CTC) decoder optimized for DVB-Return Channel Satellite (DVB-RCS) specification EN 301790 applications. It offers near floating-point bit-error rate (BER) performance.  The decoder's high-speed architecture is ideal for achieving the highest throughput possible for all Altera® device families.

Three throughput levels are available:

  • 2x core version for 20–40 Mbps
  • 4x core version for 40–60 Mbps
  • 8x core version for 60–100+ Mbps

Throughput depends on the selected device and varies according to block size.  Please contact TurboConcept for additional information.

An efficient parallel architecture allows the core memory usage to be nearly constant for all throughput levels. A corresponding encoder core is also available. Contact TurboConcept for more details.

Features

  • Near floating-point bit-error rate (BER) performance
  • High-speed and low-complexity core
  • Scalable throughput from 30 to 100+ Mbit/s decoded
  • Selectable maximum block size: 256, 512, 1024, or 2048 bytes
  • Code rates available: 1/3, 1/2, 2/3, 3/4, 4/5, 6/7
  • Full DVB-RCS compliance (all block sizes, code rates, reverse ordering, etc.)
  • Block-by-block change of block size, code rate, and modulation
  • Low latency
  • Channel quality monitoring
  • Low-cost Cyclone® family profile (beginning with Cyclone II EP2C8 device)
  • High-speed Stratix® family profile (beginning with Stratix II FPGAs)
  • Industry reference core—field proven

Standard Deliverables

The core is delivered as a synthesized netlist. Additional deliverables include:

  • RTL-model simulation libraries
  • MATLAB/C bit-true model
  • Testbench VHDL source code
  • Technical support and documentation

 Contact Information

For additional information, contact TurboConcept at:

TurboConcept
40, rue Joseph Fourier
29280 Plouzane, France
Tel. +33 2 98 05 63 80
Fax +33 2 98 05 63 89
E-mail: info@turboconcept.com
http://www.turboconcept.com

このページを評価


  • IP & リファレンス・デザイン
    • すべての IP
    • すべてのリファレンス・デザイン
    • ブリッジ & アダプタ
      • メモリマップド
      • ストリーミング
    • DSP
      • フィルタ & 変換
      • エラー検出/訂正
      • 変調 & 復調
      • ビデオ & 画像処理
    • エンベデッド・プロセッサ
      • Nios II
        • プロセッサ・コア
          • 高速コア
          • エコノミ・コア
          • 標準コア
        • 利点
          • 低コスト
          • 高性能
          • 長い製品寿命
          • 柔軟性
        • 開発ツール
          • Nios II IDE
          • Nios II C2H コンパイラ
          • ソフトウェア/パートナ
        • 開発キット
        • エンド・マーケット
        • カスタマ・サクセス
        • 資料
      • 32/16bitマイクロプロセッサ
      • 8/4bitマイクロプロセッサ
    • インタフェース・プロトコル
      • コミュニケーション
      • イーサネット
      • ハイスピード
      • PCI
      • シリアル
      • オーディオ & ビデオ
    • メモリ・コントローラ
      • DMA
      • フラッシュ
      • オンチップ
      • SDRAM
      • SRAM
    • ペリフェラル
      • デバッグ & パフォーマンス
      • ディスプレイ
      • マイクロコントローラ
      • マルチプロセッサ対応
  • IP について
    • IPを利用した設計
      • IP Base Suite
    • MegaCore IP の評価
    • IP 認証プログラム
    • システム・デザイン
    • Request IP
  • IP パートナー
    • AMPP プログラムについて
    • IP パートナー
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール