アルテラとサードパーティ IP (Intellectual property) パートナーは、アルテラのデバイス用に最適化されたメガファンクションを豊富に取り揃えています。すべてのアルテラ IP コアは、アルテラの PLD上で完全なテストが行なわれ、高性能かつ低コスト化への最適化がなされています。設計者は、こうしたパラメータ化された IP (Intellectual property) ブロックを簡単に実装できるので、設計期間とテスト期間が短縮されます。
「Time-to-Market」
IP コアを活用することで、標準化されたファンクションを最初から設計する必要がないため、「Time-to-Market 」を短縮することができます。設計者は MegaCore ファンクションを利用することで、高度なデザインに集中的に取り組み、時間とエネルギーをもっぱら製品の改善と差別化に向けることができます。
コア評価およびライセンス
アルテラの OpenCore Plus 評価機能には、システム内のアルテラ IP コアの機能のシュミレーションを可能にし、デザインの機能の検証、サイズや速度の評価も可能にします。 さらに、Quartus® II ソフトウェアは、アルテラの IPを含んだ期限付きのプログラミング・ファイルを生成するため、ユーザは購入決定前にデバイスをプログラムし検証することができます。
IP コアに関する、ダウンロード、評価、ライセンスに関しては、アルテラ MegaCore IP ライブラリ評価版 ページをご覧ください。
コアのパラメータ設定
アルテラの IP コアは、パラメータの設定が完全に行えます。図 1 に示す IP コンフィギュレーション GUI により、ユーザがすばやく、そして容易に資料を参照したり、パラメータを指定したり、サードパーティ・ツールを設定したり、デザインにパラメータ化された アルテラのIP コアを統合するために必要なファイルをすべて生成することが可能です。IP コンフィギュレーション GUI は、Quartus II ソフトウェアの MegaWizard® Plug-In Manager、SOPC Builder ツールもしくは、 DSP Builder ツールから使用することが可能です。
図 1. PCI Express コンフィギュレーション・パネル
シミュレーション
任意のパラメータ化されたアルテラのIP ファンクショナル・シミュレーション・モデルを生成します。IP ファンクショナル・シミュレーション・モデルは、Quartus II ソフトウェアによって、生産されたサイクルの正確なVHDLまたはVerilog-HDLモデル・ファイルです。モデルは、業界標準のVHDLあるいはVerilog-HDLシミュレータを使用して、IP の高速なファンクショナル・シミュレーションを可能にします。
配置配線後シミュレーションでは、Quartus II ソフトウェア環境内のネイティブ・シミュレータを用いるか、あるいは、VHDL または Verilog 出力ネットリストを用いたより柔軟なシミュレーション環境を使用することができます。
合成 および コンパイル
クラス最高のパフォーマンスを確保するとともに、コアのドロップイン・インスタンス化を容易にするために、Quartus II 開発ソフトウェアですぐにコンパイルできるように最適化されたコードを自動生成します。
開発キット
アルテラはアルテラのIPを含むデザインの開発やテストに理想的なプラットフォームを提供する開発キットを紹介しています。アルテラのIP コア ハードウェア評価機能と開発キットにより「Time-to-Market」のさらなる短縮を実現します。開発キット ページにてアルテラとパートナーが提供する開発キットの一覧を紹介します。
