設計の時間をさらに短縮するために、アルテラで最も人気のある IP (intellectual property) コア（表 1 参照）を MegaCore® IP Base Suiteとしてパッケージし、Quartus® II のサブスクリプション に無償で追加します。
すでに以下のQuartus II のサブスクリプションを購入されている方は、オンライン 「ライセンス・センター」でライセンス・ファイルを登録・作成することで IP Base Suite を無償で利用できます。
- Quartus II ソフトウェア をダウンロードし、MegaCore IP ライブラリをインストールしてください。
- その後、ライセンス・センターにてライセンス・ファイルをアップデートしてください。
Quartus II のソフトウェア・サブスクリプションをご利用でない方も、アルテラの OpenCore Plus (PDF) 評価機能を経由でアルテラの IP コアを使用して設計を開始することが可能です。
IP Base Suite は、Quartus II 開発ソフトウェアのウェブ・エディションでもインストールされます。その場合、フル・ライセンスは別途ご購入いただけます。詳しくは販売代理店までお問い合わせください。
IP Base Suite に関する詳細は、IP Base Suite Q & A をご覧ください。
| 表 1. IP Base Suite のMegaCore ファンクションの内容 | |
| 詳細 | |
| FIR コンパイラ | すべてのデジタル信号処理(DSP)アプリケーション向けに12以上の主要なFIR フィルタ・アーキテクチャが使用可能です。Stratix® シリーズ FPGAでの最大クロック周波数は400 MHz 以上です。 |
| FIR コンパイラ II | 多くのFIR フィルタ実装におい、FIR コンパイラと比較して FPGA リソース利用率を大幅に削減し、性能を向上させます。またユーザー入力に基づき、FIR フィルタ性能、内部パイプライン、そしてロジック・リソース利用率を最適化します。 |
| NCO コンパイラ | デジタルPLL (phase-locked loop)やデジタル・インタフェース・ファンクション用に最適化されています。複数のアーキテクチャ（ROMベース、CORDIC ベース、および乗算器ベース）をサポートしています。 |
| FFT コンパイラ | FFT MegaCore ファンクションは、高性能かつ高度にパラメータ化可能な FFT プロセッサです。 FFT ファンクションは、2m（mの範囲は 6 ≤ m ≤ 14）の変換長に対する Radix-2/4 DIF (decimation-in-frequency) FFT アルゴリズムを実装し、内部でブロック浮動小数点アーキテクチャを使用して、変換演算における信号のダイナミック・レンジを最大化します。 |
| UniPHY をサポートする DDR2 SDRAM コントローラ | 新しい高性能 DDR2 SDRAM メモリ・インタフェース・コントローラで、SOPC Builder にも対応しており、アルテラの新しいメモリ物理層とUniPHY をサポートしています。 |
| UniPHY をサポートする DDR3 SDRAM コントローラ | 新しい高性能 DDR3 SDRAM メモリ・インタフェース・コントローラで、SOPC Builder にも対応しており、アルテラの新しいメモリ物理層とUniPHY をサポートしています。Stratix III & Stratix IV FPGA の DDR3 メモリ・インタフェースで最大 1066 Mbps で動作します。 |
| ALTMEMPHY をサポートする DDR SDRAM 高性能コントローラ | 高性能 DDR SDRAM メモリ・インタフェース・コントローラで、SOPC Builder にも対応しており、ALTMEMPHY をサポートしています。完全なシステム・タイミング解析と自動制約の設定等の機能が含まれています。 |
| ALTMEMPHY をサポートする DDR2 SDRAM 高性能コントローラ | 高性能 DDR2 SDRAM メモリ・インタフェース・コントローラで、SOPC Builder にも対応しており、ALTMEMPHY をサポートしています。完全なシステム・タイミング解析と自動制約の設定等の機能も含まれています。Stratix III & Stratix IV FPGA の DDR2 メモリ・インタフェースで最大 800 Mbps で動作します。 |
| ALTMEMPHY をサポートする DDR3 SDRAM 高性能コントローラ | 高性能 DDR3 SDRAM メモリ・インタフェース・コントローラで、SOPC Builder にも対応しており、ALTMEMPHY をサポートしています。Stratix III & Stratix IV FPGA の DDR3 メモリ・インタフェースで最大 1066 Mbps で動作します。 |
| QDRII SRAM コントローラ | QDRII SRAM メモリ・インタフェース・コントローラであり、バースト長 2 または バースト長 4の QDRII デバイスをサポートします。 |
| UniPHY搭載 QDRII/QDRII+ SRAM コントローラ | QDRII/QDRII+ SRAM メモリ・インタフェース・コントローラは、バースト長 2 または バースト長 4の Stratix IV FPGA で最大 400 MHzの QDRII デバイスをサポートします。また、このコントローラでは、低レイテンシの UniPHY インタフェースを使用します。 |
| RLDRAM II コントローラ | RLDRAM II メモリ・インタフェース・コントローラは、共通したI/Oと独立したI/O RLDRAM II デバイスをサポートします。Stratix II FPGA 最大 300MHz の RLDRAM II メモリ・インタフェースをサポートします。 |
| UniPHY搭載 RLDRAM II コントローラ | RLDRAM II メモリ・インタフェース・コントローラは、共通したI/Oと独立したI/O RLDRAM II デバイスをサポートし、Stratix IV FPGA 最大 400MHz の RLDRAM II メモリ・インタフェースをサポートします。また、このコントローラでは、低レイテンシの UniPHY インタフェースを使用します。 |
| SerialLite II | SerialLite II は、広範なチップ間、ボード間、およびバックプレーン・アプリケーション向けの、アルテラの第2世代軽量シリアル接続プロトコルです。 SerialLite II は、SerialLite の成功に基づくもので、性能範囲を Stratix II GX FPGA で 622 Mbps から 102 Gbps に拡大し、ロジック要件を平均 60 パーセント削減して最低コストのシリアル相互接続ソリューションを実現します。 |
