from Altera
     |
特長
- コンフィギュレーション可能なデータパス幅（32 ビット、64 ビット、128 ビット）
- 最大 256 ポートをサポート
- POS-PHY Level 4 MegaCore® ファンクションのスループット・レート：
- Stratix® シリーズ FPGA および HardCopy® シリーズ ASIC では、LVDS レーン当たり 840 Mbps～1,250 Mbps
- Arria® GX シリーズFPGA では、LVDS レーン当たり最大 840 Mbps
- Cyclone® シリーズ FPGA では、LVDS レーン当たり 250 Mbps (32 ビット・システム・データパス) ～ 622 Mbps (64 ビット・システム・データパス)
- 最上位バイト・レーンに対する固定 SOP (Start of Packet) アラインメントにより、以降のパケット処理が容易
- FIFO バッファ・ステータスの管理および確認
- ラインタイムにプログラム可能なカレンダー長、バースト・サイズ、およびスレッショルド・レベル
- 非対称ポートおよびヒットレス帯域幅の再プロビジョニング
- エラー検出および処理
- 使いやすい IP (Intellectual Property) Toolbench インタフェース、および Verilog および VHDL でのファンクション・シュミレーション・モデル
業界標準に準拠
- Optical Internetworking Forum (OIF)、SPI-4 (System Packet Interface Level 4) 物理層とリンク層デバイス向けPhase 2: OC-192 システム・インタフェース, OIF-SPI4-02.0, 2001年1月
- PMC-Sierra Inc.、OC-192 SONET/SDH and 10 Gbps イーサネット・アプリケーション向けPOS-PHY Level 4 A Saturn Packet & Cell インタフェース仕様、Issue 5 (ドラフト): 2000年6月
概要
最初に SATURN Development Group によって開発された POS-PHY (SONET/SDH) Level 4 インタフェースは、後に Optical Internetworking Forum (OIF) によって SPI-4.2 (System Packet Interface Level 4 - Phase 2) として採用されました。したがって、POS-PHY Level 4 と SPI-4.2 は同義語です。
POS-PHY Level 4 MegaCore ファンクションは、高速セル用および PHY とリンクレイヤ・デバイス間のパケット転送用に SPI-4.2 インタフェースを使用しています。SPI-4.2 インタフェースは 16 ビットのデータ幅（LVDS ソリューション）をサポートしており、ATM および POS (STS-192/STM-64)、10 ギガビット・イーサネット、マルチチャネル・ギガビットおよび高速イーサネットなどのマルチギガビット・アプリケーションにおける PHY-リンク、リンク-リンク、リンク-PHY、または PHY-PHY 接続を行うことができます。
アプリケーション
- インターネット・プロトコル・スイッチ/ルータ、WAN スイッチ、SONET クロスコネクト、またはマルチプレクサにおける 10～20 Gbps の POS (packet over SONET) または Packet over ATM (Asynchronous Transfer Mode) インタフェース
- NPU (Network Processing Unit) からイーサネット・メディア・アクセス・コントロール（MAC）、SONET フレーマからイーサネット MAC、または ATM リンク・レイヤから PHY デバイスのインタコネクト
- POS-PHY から POS-PHY、またはイーサネット MAC から MAC へのブリッジまたは集約
図 1 に、POS-PHY Level 4 MegaCore ファンクションの代表的なアプリケーションを示します。
図 1. リンク・レイヤに対してコンフィギュレーションされた POS-PHY Level 4 MegaCore ファンクション
図 2. PHY に対してコンフィギュレーションされた POS-PHY Level 4 MegaCore ファンクション
OpenCore Plus 評価機能
アルテラのOpenCore Plus 評価機能を使用して、この IP コアを評価できます。
性能
POS-PHY Level 4 MegaCore ユーザー・ガイド（PDF）にて、ファンクションの標準的な性能およびデバイスリソース使用率を示します。
I-Tested
アルテラは、関連プロトコルに従って相互運用性を保証するのに必要な ASSP、ハードウェア・コンポーネント、またはテスト装置により評価ボード上のアルテラ FPGA で検証された MegaCore ファンクションまたは AMPPSM（Altera Megafunctions Partners Program） IP コアに対して、I-Tested 認証を授与しています。
POS-PHY Level 4 MegaCore ファンクションは、さまざまな ASSP ベンダー・デバイスとの相互接続運用性を備えています。詳細はアルテラの販売代理店にお問い合わせください。
テクニカル・サポート
この POS-PHY Level 4 MegaCore ファンクションのテクニカル・サポートは、POS-PHY Level 4 MegaCore サポート・センターをご利用ください。さらに詳しい MegaCore ファンクションの技術サポートとして、アルテラ mySupportにお問い合わせください。
