FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

BOOST Lite Bluetooth Baseband Core

ホーム > 製品情報 > Intellectual Property > コミュニケーション > Bluetooth > BOOST Lite Bluetooth Baseband Core

from NewLogic Technologies

Request Free Evaluation



AMPP Approved
OpenCore Support
DSP Builder Ready



Features

  • Compliant to Bluetooth specification version 1.1
  • Low gate count (36 K NAND2 equivalent gates)
  • Low power consumption
  • Bus interface to an external ARM 7TDMI processor
  • Interface to an external SiliconWave radio module
  • Optional direct voice bus from continuously variable slope detection (CVSD)  transcoder (for voice applications, 21 K NAND2 equivalent gates)
  • Hardware encryption
  • Bluetooth clock and multiple offsets management for scatternet operation in master and slave devices
  • Time division multiple access/time division duplex (TDMA/TDD) frames formatting and synchronization
  • Supports Bluetooth low-power modes (sniff, hold, and park)
  • Supports all packet types: control packets, voice packets, mixed voice data packets, single-slot data packets, and multi-slot data packets

Block Diagram

Figure 1 shows the block diagram for the BOOST Lite megafunction.

Figure 1. Block Diagram

BOOST Lite megafunction

Description

BOOST Lite is a Bluetooth baseband core fully compliant with the Bluetooth specification version 1.1. The BOOST Lite core is deliverable in two versions:

  • BOOST Lite for data applications only,
  • BOOST Lite data and voice channel, for data and voice applications.

The BOOST Lite core interfaces to an external ARM 7TDMI processor. An 8 KByte static RAM block (available on Altera® devices) is needed for the core's internal exchange memory register. The radio interface is designed for use with an external SiliconWave radio module. Other radio interfaces are available upon request.

A BOOST Lite baseband core version, including a CVSD transcoder and pulse code modulation (PCM) interface, is available for data and voice applications.

The BOOST Lite baseband core is delivered with the BOOST Lite software including a Bluetooth lower-level protocol stack and a CMicro operating system. The core is available in encrypted netlist format and the BOOST Lite software is provided as object code.

Device Utilization Example

Table 1 lists the typical device utilization results of the BOOST Lite baseband core for data applications (without voice option).

Table 1. Typical Device Utilization for the Megafunction in Data-Only Applications
Device Speed Grade Utilization Performance
(fMAX)
Logic Cells ESBs (1)
EP20K200EBC652 -3 7,310 (87%) 32 (62%) 21.78 MHz
EP20K300EBC652 -3 7,310 (63%) 32 (44%) 23.39 MHz

Note:

  1. ESBs: Embedded system blocks

Contact Information

For additional information, contact Wipro-NewLogic at:

NewLogic Technologies GmbH, a Wipro company
Millennium Park 6
A-6890 Lustenau
Austria
Tel: (+43) 5577 995-0
Fax: (+43) 5577 995-988
EMail: info@newlogic.com
URL:  www.newlogic.com

このページを評価


  • IP & リファレンス・デザイン
    • すべての IP
    • すべてのリファレンス・デザイン
    • ブリッジ & アダプタ
      • メモリマップド
      • ストリーミング
    • DSP
      • フィルタ & 変換
      • エラー検出/訂正
      • 変調 & 復調
      • ビデオ & 画像処理
    • エンベデッド・プロセッサ
      • Nios II
        • プロセッサ・コア
          • 高速コア
          • エコノミ・コア
          • 標準コア
        • 利点
          • 低コスト
          • 高性能
          • 長い製品寿命
          • 柔軟性
        • 開発ツール
          • Nios II IDE
          • Nios II C2H コンパイラ
          • ソフトウェア/パートナ
        • 開発キット
        • エンド・マーケット
        • カスタマ・サクセス
        • 資料
      • 32/16bitマイクロプロセッサ
      • 8/4bitマイクロプロセッサ
    • インタフェース・プロトコル
      • コミュニケーション
      • イーサネット
      • ハイスピード
      • PCI
      • シリアル
      • オーディオ & ビデオ
    • メモリ・コントローラ
      • DMA
      • フラッシュ
      • オンチップ
      • SDRAM
      • SRAM
    • ペリフェラル
      • デバッグ & パフォーマンス
      • ディスプレイ
      • マイクロコントローラ
      • マルチプロセッサ対応
  • IP について
    • IPを利用した設計
      • IP Base Suite
    • MegaCore IP の評価
    • IP 認証プログラム
    • システム・デザイン
    • Request IP
  • IP パートナー
    • AMPP プログラムについて
    • IP パートナー
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール