FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

SOPC Builder Ready

ホーム > 製品情報 > Intellectual Property > IP 認証プログラム > SOPC Builder Ready
SOPC Builder Ready

Nios® II エンベデッド・プロセッサ・ファミリとSOPC Builder が広範な支持を得て、アルテラは SOPC(system-on-a-programmable-chip)市場の第一人者としての基盤を固めました。革新的なソフト/ハード・プロセッサ・ソリューションに加えて、アルテラは SOPC Builder によりプラグ・アンド・プレイ・デザイン能力も提供しています。SOPC Builder は、プロセッサ、プロセッサ・ペリフェラル、IP(intellectual property)コアなどのシステム・ブロックの接続と構成を迅速かつ容易に実施できるようにするツールです。

アルテラは、SOPC Builder により Nios® II エンベデッド・プロセッサ・ファミリやARM®ベースのExcalibur デバイスにそのまま統合することができる IP ファンクションに対し、SOPC Builder Ready 認証を与えています。 これらのコアは、Nios® II プロセッサ用の Avalon™ スイッチ・ファブリックや ARM のアドバンスト・ハイ・パフォーマンス・バス(AHB)とのインタフェースをサポートし、ソフトウェア・ドライバ、ローレベル関数などのソフトウェア・デザイン・ファイルを含んでいます。

入手方法

SOPC Builder Ready IP コアの最新リストは、IP MegaStore で入手することができます


SOPC Builder Ready IP コア

SOPC Builder Ready 認証を受けるには、IP コアは以下の要件を満たさなければなりません。

バス・インタフェースの互換性

コアは、AHB(マスタまたはスレーブ)または Avalon(マスタまたはスレーブ)インタフェースをサポートすること。

SOPC Builder サポート・ファイル

コアには、IP コアのバス接続属性を指定する SOPC Builder 構成ファイル class.ptf が付属していること。また、コアのディレクトリ構造は、SOPC Builder が要求するディレクトリ構造と一致すること。

プッシュ・ボタン SOPC Builder フロー

SOPC Builder Ready コアはすべて、SOPC Builder による配置が可能であり、マニュアルでの統合作業を要さないこと。

ソフトウェア・テストまたはハードウェア・テストの完了

IP コア RTL は、ARM フル・ストライプ・モデルまたは Nios シミュレーション環境を使用して、ModelSIm ソフトウェアなどのシミュレータで検証されていること。あるいは、IP コアは、Excalibur プロセッサ・ボード上のハードウェアでテストされていること。

コード・サンプル

コアには、プロセッサによる初期化、セットアップ、基本トランザクションの実行に使用することができる C コード・ファンクションのサンプルが付属していること。

AMPP が承認する認証(AMPP コアのみ)

アルテラは、AMPPSM パートナの IP コアを認証しています。テストの際に、アルテラはファンクションがアルテラの標準デザイン・フローでコンパイルするか検証し、独自のテストベンチを渡し、高品質のドキュメントを追加します。

このページを評価


  • IP & リファレンス・デザイン
    • すべての IP
    • すべてのリファレンス・デザイン
    • ブリッジ & アダプタ
      • メモリマップド
      • ストリーミング
    • DSP
      • フィルタ & 変換
      • エラー検出/訂正
      • 変調 & 復調
      • ビデオ & 画像処理
    • エンベデッド・プロセッサ
      • Nios II
        • プロセッサ・コア
          • 高速コア
          • エコノミ・コア
          • 標準コア
        • 利点
          • 低コスト
          • 高性能
          • 長い製品寿命
          • 柔軟性
        • 開発ツール
          • Nios II IDE
          • Nios II C2H コンパイラ
          • ソフトウェア/パートナ
        • 開発キット
        • エンド・マーケット
        • カスタマ・サクセス
        • 資料
      • 32/16bitマイクロプロセッサ
      • 8/4bitマイクロプロセッサ
    • インタフェース・プロトコル
      • コミュニケーション
      • イーサネット
      • ハイスピード
      • PCI
      • シリアル
      • オーディオ & ビデオ
    • メモリ・コントローラ
      • DMA
      • フラッシュ
      • オンチップ
      • SDRAM
      • SRAM
    • ペリフェラル
      • デバッグ & パフォーマンス
      • ディスプレイ
      • マイクロコントローラ
      • マルチプロセッサ対応
  • IP について
    • IPを利用した設計
      • IP Base Suite
    • MegaCore IP の評価
    • IP 認証プログラム
    • システム・デザイン
    • Request IP
  • IP パートナー
    • AMPP プログラムについて
    • IP パートナー
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール