IP 認証プログラム

アルテラは、完全な system-on-a-programmable-chip（SOPC）ソリューションを迅速かつ容易に実現できるように、アルテラのツールやインタフェース仕様とシームレスに連携する IP（intellectual property）コアを提供するように努めています。ユーザが適切な IP コアを特定しやすいように、アルテラは以下の認証を IP コアに与えています。

アルテラは、アルテラのデバイス向けに完全に最適化され、アルテラの徹底的な社内評価プロセスを通過したサードパーティ製 IP コアに対し、AMPP^SM Approved 認証を与えています。アルテラは、提供するコアが最新のデバイスでサポート、アルテラのデザイン・ソフトウェアと統合、そして質の高いユーザ環境が提供されるようAMPP パートナーと密接に連携しています。詳細は、AMPP プログラムページをご覧ください。

アルテラは、Quartus® II ソフトウェアに含まれる Qsys システム・インテグレーション・ツールとシームレスに統合する IP コアに対し、Qsys に準拠の認証を与えています。Qsys に準拠するコアは、Avalon® ストリーミングおよびメモリ・マップド・インタフェースを利用するインタコネクトをサポートしています。オンライン IP カタログを活用して、どのアルテラおよびパートナーの IP コアが Qsys に準拠しているかをご確認ください。

アルテラは、SOPC Builder ソフトウェアにそのまま統合することができる（プラグイン・プレイ）IP コアに対し、SOPC Builder Ready 認証を与えています。これらのコアは、Nios® II プロセッサ用の Avalon™ インタフェースをサポートし、その他のデータ・マスタやシステム・インタコネクト・ファブリック経由の通信も可能にします。これらのコアは、ソフトウェア・ドライバ、ローレベル関数などのソフトウェア・デザイン・ファイルを含んでいます。SOPC Builder Ready IP コアの詳細については、SOPC Builder Ready ページを参照してください。

アルテラでは、アルテラのDSP Builder ソフトウェアとのプラグイン・プレイ接続可能な IP コアに対し、DSP Builder Ready の認証を与えています。DSP Builderは、分かりやすいアルゴリズムの開発環境でハードウェア記述の作成を支援することによって、デジタル信号処理 (DSP)の設計サイクルを短縮します。 MathWorks社のMATLAB/Simulink ブロックとアルテラのDSP BuilderおよびMegaCore® ブロックを組み合わせて、システムレベルの検証が可能で、ハードウェアの記述を生成します。DSP Builder Readyの IP をインストール後、アルテラ DSP Builder ブロックセット上のSimulink ライブラリ・ブラウザにシンボルが表示されます。

アルテラは、要求するプロトコルに従った相互接続性を確認するために必要な、ASSP、ハードウェア部品、あるいはテスト装置と、評価用ボード上のアルテラFPGAとを用いて検証されたMegaCore あるいはAMPPパートナのIPコアに対し、相互接続性テスト(I-Tested)認証を与えています。

このページを評価

ユーザーネーム:
パスワード:
	次回からIDの入力を省略