トランシーバ・シグナル・インテグリティ開発キット Stratix V GX エディション

from Altera

アルテラの Stratix® V GX トランシーバ・シグナル・インテグリティ開発キットは、電気的コンプライアンス・テストおよび相互接続性解析のためのプラットフォームを提供します。複数チャネルにアクセスでき、設計者はオンボード SMA コネクタと、業界で多く採用されているバックプレーン・コネクタを使用して、実環境でのシステム分析を行うことができます。この開発キットを使用すると、以下が可能となります。

• 600 Mbps ～ 12.5 Gpbs でのトランシーバ・リンク性能の評価
• 使いやすい GUI (Quartus II は不要) による PRBS パターンの生成とチェック
• 最新のイコライゼーション機能による、最適なビット・エラー・レシオ (BER) を得るためのリンク設定の微調整
• ジッタ解析の実施
• 10GbE、10GBASE-KR、PCI Express (Gen1、Gen2、およびGen3)、Serial Rapid IO、ギガビット・イーサネット、10 ギガビット・イーサネット XAUI、CEI-6G、CEI-11G、Serial RapidIO、HD-SDI、Interlaken、およびその他の主要規格に PMA が準拠していることの検証
• 高速バックプレーン・コネクタを使用して、カスタム・バックプレーンの性能とリンク BER の評価

注文情報

表 1. アルテラ トランシーバ SI 開発キット Stratix V GX エディションの注文情報
注文コード	価格	注文情報
DK-SI-5SGXEA7/ES	$4,995 （米国内販売価格）	アルテラの販売代理店にお問い合わせください。

ビデオ・デモ： 10 GBASE-KR バックプレーンの性能の最適化

このビデオでは、Stratix V GX トランシーバ シグナル・インテグリティ開発キットと、Quartus II 開発ソフトウェアに搭載される トランシーバ・ツールキットを使用し、簡単かつ効果的に実施可能なStratix V FPGA 搭載の高速シリアル・トランシーバの性能評価について解説します。

開発キットの内容

トランシーバ・シグナル・インテグリティ開発キット Stratix V GX エディションには、以下のものが含まれます。

• Stratix V GX 開発ボード (図 1 参照)
• 搭載デバイス
• 5SGXEA7N2F40C2NES
• コンフィギュレーションおよびセットアップ
• 環境
• JTAG
• 次世代のエンベデッド USB ブラスタ (USB blaster 2.0)
• MAX II デバイスとフラッシュ・メモリによる FPP コンフィギュレーション
• 2つのコンフィギュレーション・ファイルを格納
• 温度計測回路 (ダイおよび周囲温度)
• クロック
• 50MHz、125MHz、プログラマブル・オシレータ (プリセット値：624 MHz、644.5 MHz、706.25MHz、875 MHz)
• トランシーバ基準クロックに外部差動クロックを供給するための SMA コネクタ
• FPGA ファブリックに外部差動クロックを供給するための SMA コネクタ
• FPGA の PLL (Phase-Locked Loop) 出力ピンから差動クロックを出力するための SMA コネクタ
• 汎用ユーザ入力/出力
• RJ-45 (銅) コネクタ付き 10/100/1000Mbps イーサネット PHY (SGMII)
• 16x2 キャラクタ LCD
• 1 個の 8 ポジション DIP スイッチ
• 8 個のユーザ用 LED
• 4 個のユーザ用プッシュボタン
• メモリ・デバイス
• 128 Mバイト同期フラッシュ・メモリ (FPGA コンフィギュレーション・データを格納するために使用)
• 高速シリアル・インタフェース
• SMA コネクタに配線された 7 本の全二重トランシーバ・チャネル
• マイクロ・ストリップ上の短い配線
• 同一トランシーバ・ブロックからの 6 本のストリップライン・チャネル (チャネル間ですべての配線パターン長が一致)
• バックプレーン・コネクタに配線された 21 本の全二重トランシーバ・チャネル
• 7 チャネルは Molex® Impact® コネクタへ
• 7 チャネルは Amphenol® XCede® へ
• 7 チャネルは Tyco Strada® Whisper® コネクタのフットプリントへ
• 電源
• ラップトップ DC 電源入力
• 電圧調整機能
• Stratix V GX トランシーバ・シグナル・インテグリティ開発キット・ソフトウェアの内容
• アルテラの完全なデザイン・スイート　(アルテラ・ダウンロード・センターからダウンロード)
• Quartus II ソフトウェアが Stratix V FPGA をサポート
• 1 年間のライセンス付き
• Nios II エンベデッド・デザイン・スイート
• PCI Express、トリプル・スピード・イーサネット、SDI、および DDR3 高性能コントローラー MegaCore® IP コアを含む MegaCore® IP ライブラリ
• OpenCore Plus を介した IP 評価も利用可能
• ボード・アップデート・ポータル
• Nios II ウェブ・サーバとリモート・システム・アップデートを装備
• GUI ベースのボード・テスト・システム
• JTAG 経由による PC へのインタフェース
• ユーザがコントロール可能な PMA 設定 (プリエンファシス、イコライゼーション、その他)
• ステータス表示 (エラー、BER、その他)
• 完全なドキュメント一式
• ユーザー・ガイド
• リファレンス・マニュアル
• ボード回路図とレイアウト・デザイン・ファイル

図 1. Stratix V GX トランシーバ・シグナル・インテグリティ開発ボード