from Altera
DSP 開発キット、Cyclone® III エディションは RoHS に準拠し、デザイン・エンジニアに完全なデジタル信号処理（DSP）開発環境を提供します。このキットにより、デザインのコンセプトからハードウェアの実装までのデザイン・プロセス全体の作業が容易になります。DSP 開発キット、Cyclone III エディションには、Cyclone III DSP 開発ボード、アナログ/デジタルおよびデジタル/アナログ HSMC ドータカード、Quartus® II 開発ソフトウェア、MATLAB/Simulink 評価ソフトウェア、評価用 IP (Intellectual Property ) コア、デザイン例、電源、ケーブル、およびドキュメントが含まれています。DSP ベースのデザインの生産性をさらに向上させるためには、別途 DSP Builder 開発ツールが入手可能です。
注文情報
表 1 に DSP 開発キット、Cyclone III エディションの製品コードと価格情報を示します。
| 表 1. DSP 開発キット、Cyclone III エディション の注文コードと注文情報 | ||
| 注文コード | 価格 | 注文情報 |
|---|---|---|
| DK-DSP-3C120N | $1,595（米国内販売価格） |
アルテラの eStore にてオンラインでご購入いただくか、販売代理店にお問い合わせください。 |
開発キットの内容
DSP 開発キット、Cyclone III エディションの特長:
- Cyclone III 開発ボード
- 搭載デバイス
- Cyclone III EP3C120F780 FPGA
- ディスプレイおよび汎用ユーザ入力/出力
- 128 x 64 グラフィックス LCD
- 2 行 x 16 文字 LCD
- ボタン、ディップ・スイッチ、LED、7 セグメント・ディスプレイ、スピーカ・ヘッダ
- メモリ
- ECC 付き 256 Mバイト・デュアル・チャネル DDR2 SDRAM
- 8 Mバイトの同期型 SRAM
- 64 Mバイトのフラッシュ
- コンポーネントおよびインタフェース
- 10/100/1000イーサネット
- USB 2.0 (タイプ B)
- 2 個の高速 メザニン・コネクタ（HSMC）
- Cyclone III FPGA A/D および D/A HSMC ドータカード
- 150 MS/s で動作可能な 2個の 14 ビット ADC（Analog Devices AD9254）
- 250 MS/s で動作可能な 2個の 14 ビット DAC（TI DAC5672）
- ステレオ・オーディオ・コーデック
- Cyclone III FPGA 開発キット、CD-ROM
- Cyclone III FPGA 開発ボード用 デザイン例
- 様々なドキュメント
- ユーザーガイド
- リファレンス・マニュアル
- ボード回路図およびレイアウト
- BOM（部品表）
- 製品およびパートナ情報
- MATLAB/Simulink 評価ソフトウェア
- アルテラのデザイン・スイート (ダウンロード・センター よりダウンロード可能)
- Quartus II デザイン・ソフトウェア
- ModelSim® -Altera Web Edition
- MegaCore® IP ライブラリ - Opencore Plus 評価版
- Nios® II エンベデッド・デザイン・スイート、評価版 （無償）
- Quartus II ソフトウェアおよび Nios II プロセッサのビデオ・デモ
- システム・リファレンス・デザインおよび実習用ファイル
- DSP Builder フィルタリング・デザイン
- Nios II プロセッサ・リファレンス・デザイン
HSMC インタフェース
アルテラは、Samtec メカニカル・コネクタ をベースにした、オプションのドータカードとホスト・ボード間のインタフェース（図 1 を参照）を定義および標準化するための高速メザニン・コネクタ （HSMC）の仕様を制定しました。この仕様は、ドータカードとホスト間のインタフェースの電気的特性と機械的特性の両方の概要を示しています。また、独 自の HSMC 搭載のプロトタイプ・ドータカードを作成することもできます。
- HSMC の仕様 (PDF)
図 1に、Cyclone III 開発ボードを示します。
図 1. Cyclone III EP3C120F780 DSP 開発ボード
図 2に、Cyclone III データ変更用 HSMCを示します。
図 2. Cyclone III データ変更用 HSMC
関連資料
| 表 2. DSP 開発キット Cyclone III エディション用資料 | ||
| ドキュメント | 説明 | バージョン |
|---|---|---|
|
(FTP 経由) |
【アップデート】 リファレンス・マニュアル、ユーザ・ガイド、クイック・スタート・ガイド、部品表、レイアウト、PCB、回路図、デザイン例等、開発キットに含まれるすべてのファイルのインストール |
11.1.0 |
|
(FTP 経由) |
【アーカイブ】 リファレンス・マニュアル、ユーザ・ガイド、クイック・スタート・ガイド、部品表、レイアウト、PCB、回路図、デザイン例等、開発キットに含まれるすべてのファイルのインストール |
11.0.0 (2) |
|
(FTP 経由) |
【アーカイブ】 リファレンス・マニュアル、ユーザ・ガイド、クイック・スタート・ガイド、部品表、レイアウト、PCB、回路図、デザイン例等、開発キットに含まれるすべてのファイルのインストール |
7.2.0 |
- Quartus II ソフトウェア バージョン 11.1.0 のための更新
- Quartus II ソフトウェア バージョン 11.0.0 のための更新
- Quartus II ソフトウェア バージョン 7.2.0 のための更新
Errata
このキットでは、オンボード・パワー・モニター回路およびエンベデッド USB-Blaster™ 回路とのリセットに関する2つのエラッタが報告されています。両方とも アップデート版の MAX II CPLD プログラミング・ファイルをダウンロードすることで修正可能です。
CPU_RESET ボタンを押し続けることで、ご使用の開発ボードにアップデート版の MAX II CPLD プログラミング・ファイルが必要かを確認することができます。パワー・ディスプレイに、"1337" もしくはそれよりも高い数字が表示されない、または、何も表示されない場合は、開発ボードを最新版のプログラミング・ファイルにアップグレードする必要があります。対応が必要な場合は、3C120_devkit_max2_upgrade_1337.zip ファイルをダウンロードして、アップグレードを行ってください。アップグレード・ファイルに関する詳細は、max2_upgrade_i
関連リンク
- その他の Cyclone III 搭載の開発キット
- AN 466: Cyclone III FPGA のデザイン・ガイドライン (PDF)
- Quartus II デザイン・ソフトウェア
- Cyclone III 低コスト FPGA の資料
- Nios II 32 ビット・エンベデッド・プロセッサ・ソリューション
- Cyclone III FPGA のデジタル信号処理（DSP）
- アルテラ・デバイスのパワー・マネージメント・センター
