40nmプロセス Stratix® IV FPGAは、次世代高性能デザインの統合を実現する優れたリソースを提供します。
- 82万個ロジック・エレメント（LE）相当のロジック、および23.1Mビットのメモリを備えるStratix IV E ｢EP4SE820｣デバイスは、ASICプロトタイピングにとって最高集積、最高速のFPGAソリューションであり、パーティショニングや検証上の課題に対応します。
- 82万個ロジック・エレメントとは、ASICゲート換算すると、約980万ASICゲート相当となります。さらに、DSP Block を利用する場合には、最大で約1500万ASICゲート相当の規模となります。
- 53万個 LE相当のロジック、および26.7Mビットのメモリを備えるFPGAには、Stratix IV E 「EP4SE530」と、Stratix IV GX 「EP4S100G5」、および「EP4SGX530」デバイスがあります。「EP4S100G5」、「EP4SGX530」デバイスは、48個のトランシーバを内蔵し、チャネルあたりのデータレートは「EP4S100G5」で最大11.3 Gbps、「EP4SGX530」で最大8.5 Gbpsをサポートすることで、高度な最適化が図られた高速シリアル・インタフェース・ソリューションを提供します。
82万LE搭載、Stratix IV FPGAの特長
- 最大1,500万ASICゲート相当のデザインを、１つのFPGA に実装。ASICプロトタイピング設計を直ちに開始
- FPGA使用数の削減により、プロトタイピング・ボードの簡素化
- パーティションの簡素化と高速性能により、検証サイクル期間短縮
- バーティカル・マイグレーションにより、プロトタイピングを直ちに開始
- Hardcopy® ASICによる、迅速かつ低リスクでの量産化
- プログラマブル・パワー・テクノロジにより、消費電力要件を低減
表1は、最高集積度の Stratix IV FPGA の出荷時期を示しています。
| 表1 最高集積度の Stratix IV FPGA の出荷時期 | ||||||
| Stratix IV FPGA | ロジック・エレメント | エンベデッド・メモリ（Mビット） | DSP 18 x 18 |
I/Oピン数 | トランシーバ | 出荷時期 |
|---|---|---|---|---|---|---|
| EP4SE820 | 82万 | 23.1 | 960 | 1,120 | 0 | 2010年4月 |
| EP4SE530 | 53万 | 20.7 | 1,024 | 976 | 0 | 出荷中 |
| EP4S100G5 | 53万 | 20.7 | 1,024 | 976 | 48 | 出荷中 |
| EP4SGX530 | 53万 | 20.7 | 1,024 | 976 | 48 | 出荷中 |
ロジック効率
Stratix IV FPGAのコア・ファブリックは、アダプティブ・ロジック・モジュール（ALM）という革新的なロジック・ユニットから構築されています。ALMは、分割が可能なため、きわめて効率的にロジックを実装できます。2つの独立したファンクションを 1個の ALM に実装することができるため、小規模なロジックの実装においても未使用リソースを無駄にする、ということはありません。
Stratix IV FPGA は、同等サイズのデバイスで比較した場合、もっとも近い競合デバイスより多くのロジックを実装可能です。
アルテラのQuartus® II 開発ソフトウェアは、ALMを使って自動で効率良くデザインを実装し、利用度の低いリソースを最小限に抑えることができます。これによって、デザインをより小型のデバイスに収め、ロジック段数を低減させ、fMAX（最大動作周波数）を向上させることが可能となります。
Stratix IV FPGAについての詳細リンク
- Stratix IV FPGA ファミリの概要
- Stratix IV FPGA コア・ファブリック ・アーキテクチャ
- Stratix IVとVirtex-5のロジック効率比較
- Stratix IV ALMロジック構造の分割可能な8入力LUT
- Stratix IV：世界最高速の40nm FPGA
Stratix IV FPGAについて、具体的なご相談・お問い合わせはこちらからどうぞ。
