 |
 |
 |
 |
 |
最も使用されており、かつ最大規模の 7つのOpenCoreデザインについて、ベンチマークを行いました。最も近い競合 FPGA と比較した場合、Stratix® III FPGA の性能、使用率、コンパイル時間に関する優位性は、デザイン･サイズが大きいほど向上することを示しています。総合的なベンチマークの結果については表 1 を、ベンチマークのために使用されたデバイスとスピート・グレードについては表 2 を参照してください。
| 表 1. デザイン･サイズに伴う Stratix III および Quartus II の優位性の向上 | |
| 特長 | 最も近い競合デバイスに対する優位性 |
|---|---|
| 性能 | 最大 65% 向上 |
| 使用率 | 平均で 46% 多いロジックを搭載可能 |
| コンパイル時間 |
3倍から 9倍高速 |
- OpenCore デザインによる スタンプ・ベンチマーク手法（PDF）
- 結果の表示と OpenCore デザインのダウンロード
| 表 2. ベンチマークに使用されたデバイスおよびスピード・グレード | ||
| FPGA | アルテラ | ザイリンクス |
|---|---|---|
| デバイス |
EP3S340-3(1) |
XC5VLX330-2(1) |
| スピード･グレード |
中(2) |
中(2) |
注:
- これより小さなデバイスでも同様の結果が得られます。
- 「中」スピード・グレードは、該当デバイスにおいて現在ソフトウェアで使用可能な最速のスピード・グレードです。
| 表 3. OpenCoreデザイン | ||
| OpenCoreデザイン名 | ロジック・エレメント数 | ALM数 |
|---|---|---|
| oc_aquarius | 6475 | 2590 |
| oc_des_des3perf | 15670 | 6268 |
| oc_ethernet | 3548 | 1419 |
| oc_oc8051 | 4115 | 1646 |
| oc_or1k | 7028 | 2811 |
| oc_pci | 3630 | 1452 |
| oc_usb_funct | 4318 | 1727 |
性能の優位性
図 1 で、Y 軸は Stratix III FPGA と最も近い競合 FPGA 間の fMAX の比率を示します。x 軸は、7つのOpenCoreデザインのそれぞれにスタンプされたコア数を示します。1.0 のラインより上にあるデータ点は、Stratix III FPGA の性能における優位性を示しています。デザイン･サイズ（したがって、使用率）を大きくするために、各コアに対して FPGA でインスタンス化するスタンプ数を増やしました。スタンプ数が増加するほど、以下のことが確認されました。
- 最も近い競合デバイスでより急激に性能低下が現れるため、fMAX 比が増加します。Stratix III FPGA の性能の優位性は最大 65% まで上昇します。
- Quartus® II ソフトウェアはアルテラの高効率 FPGA アーキテクチャを活用し、また Stratix III FPGA の優れた配線インタコネクトを使用して、高性能アプリケーションにおいて大部分のロジック･エレメントに最少HOP数で到達します。
図 1. oc_aquarius OpenCore のスタンプ結果
使用率の優位性
図 2 と表 4 は、FPGA にインスタンスできるコアの最大数を示しています。使用率については、以下のことが分かります。
- Stratix III FPGA は、最も近い競合デバイスよりも平均 46% 多いロジックを搭載できます。
- Quartus II ソフトウェアは、アダプティブ・ロジック・モジュール（ALM）により使用率を最大化し、ALM の分割機能のために極めて効率的なロジック機能を実装します。
図 2. デザイン規模とともに増大する Stratix III 性能の優位性（使用率）
| 表 4. FPGA内にインスタンスできた最大コア数および使用率 | ||||
| OpenCoreデザイン | コア数 Stratix III 3SL340 |
コア数 Virtex-5 V5LX330 |
使用率 Stratix III 3SL340 |
使用率 Virtex-5 V5LX330 |
|---|---|---|---|---|
| oc_aquarius | 50 | 15 | 91.0 | 28.0 |
| oc_des_des3perf | 30 | 10 | 100.0 | 43.9 |
| oc_ethernet | 115 | 90 | 99.0 | 89.0 |
| oc_oc8051 | 85 | 70 | 94.0 | 83.0 |
| oc_or1k | 40 | 20 | 92.0 | 45.5 |
| oc_pci | 110 | 70 | 98.0 | 75.0 |
| oc_usb_funct | 80 | 80 | 95.0 | 93.0 |
表 5 は、上記のコア数を超えてデザイン･サイズを増やそうとしたときに表示されるエラー・コードを示しています。最も近い競合デバイスでは、「no route」エラーでコンパイルが早期に失敗することがよくあることに注目してください。
| 表 5. 上記最大コア数を超えた場合のエラー・コード | ||
| デザイン | Stratix III でのエラー | Virtex-5 のエラー・コード |
|---|---|---|
| oc_aquarius | Not enough LABs(1) | Not enough RAM |
| oc_des_des3perf | Not enough LABs | No route |
| oc_ethernet | Not enough LABs | No route |
| oc_oc8051 | Not enough LABs | No route |
| oc_or1k | Not enough LABs | No route |
| oc_pci | Not enough RAM | Not enough RAM |
| oc_usb_funct | Not enough LABs | Not enough slices |
注:
- LAB = ロジック・アレイ・ブロック
コンパイル時間の優位性
図 3 と表 6 は、最も近い競合デバイスに搭載可能な最大コア数の制限内でのコンパイル時間の比較を示しています。コンパイル時間については、以下のことが分かります。
- Stratix III FPGA は最も近い競合デバイスの3倍から9倍の速度でコンパイルできます。
図 3. コンパイル時間の比較
| 表 6. コンパイル時間の比較 | ||||
| デザイン | スタンプされた コア数 |
ISE、9.2i SP4 （時間数） |
Quartus II, 8.0 （時間数） |
Quartus II vs. ISE |
|---|---|---|---|---|
| oc_aquarius | 15 | 6.53 | 0.99 | 6.6X 高速 |
| oc_des_des3perf | 10 | 4.11 | 1.24 | 3.3X 高速 |
| oc_ethernet | 90 | 14.48 | 2.2 | 6.6X 高速 |
| oc_oc8051 | 70 | 16.35 | 2.85 | 5.7X 高速 |
| oc_or1k | 20 | 5.98 | 1.64 | 3.6X 高速 |
| oc_pci | 70 | 16.33 | 2.47 | 6.6X 高速 |
| oc_usb_funct | 80 | 23.68 | 2.54 | 9.3X 高速 |
スタンプ・ベンチマーク手法
OpenCore ベンチマーク結果はすべて、ソフトウェアで使用可能な同程度のスピード・グレードを使用し、アルテラ FPGA を同等の最も近い競合 FPGA と比較したものです。
7 つの OpenCore デザインをダウンロードおよび、個々のデザインの結果を表示するには、表 7 を参照してください。
| 表 7. 個々のデザインのベンチマーク結果 | |
| OpenCore ソース・コードのダウンロード(1) | ベンチマーク |
|---|---|
| oc_aquarius | 結果 (PDF) |
| oc_des_des3perf | 結果 (PDF) |
| oc_ethernet | 結果 (PDF) |
| oc_oc8051 | 結果 (PDF) |
| oc_or1k | 結果 (PDF) |
| oc_pci | 結果 (PDF) |
| oc_usb_funct | 結果 (PDF) |
注:
- ネイティブ・シンセシスのデザイン・プロジェクト・ファイルについては、アルテラにお問い合わせください。
アルテラは、FPGA ベンダ 1 社のデバイス・ファミリ間や競合ソリューションとの間で FPGA 性能を比較するのに使用され、サードパーティの業界エキスパートから支持されている ベンチマーク手法 を提供しています。これにより、アルテラの FPGA をテストする場合や競合の FPGA と比較する場合に、一貫したベンチマーク環境を保証します。
