FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Stratix II デザイン・ユーティリティ

ホーム > 製品情報 > デバイス > Stratix II (& GX) > Stratix II > デザイン・ユーティリティ

次のステップへ

  • オンライン・セミナーを視聴
  • ソフトウェア・ダウンロード
  • リファレンス・デザイン

オーダー

  • デバイスの購入

サポート

  • デバイス・サポート
  • ナレッジ・データベース
  • ピンアウト・ファイル

ドキュメント

  • 資料を入手
  • ハンドブック
  • データシート
  • Eメール・アップデート
  • 製品カタログ

アルテラのデザイン・ユーティリティを使用すると、Stratix® II デバイスによるデザインがさらに簡単になります。表 1 に各種デザイン・ユーティリィティの名称と説明を示します。

表 1. Stratix II デザイン・ユーティリティ

デザイン・ユーティリティ

説明

エンハンスド・コンフィギュレーション・デバイス

Stratix II デバイスに高速コンフィギュレーション・ソリューションを提供するアルテラのエンハンスド・コンフィギュレーション・デバイスの情報を提供します。

シリアル・コンフィギュレーション・デバイス

業界で最も低コストのコンフィギュレーション・デバイスであるアルテラの低コスト・シリアル・コンフィギュレーション・デバイスの情報を提供します。効率が最大になるように特別に設計されたシリアル・コンフィギュレーション・デバイスは、コストを最小限に抑えながら、最新の機能を数多く提供しています。

Quartus® II デザイン・ソフトウェア

Stratix II FPGAをサポートする高集積度 FPGA デザインに対応した性能や生産性において優れたソフトウェア、Quartus II についての情報を提供します。

SOPC Builder

QuartusII ソフトウェアの SOPC Builder の情報を提供します。SOPC Builder は、システム・レベルの IP(Intellectual Property)コアを従来よりもはるかに容易に統合するシステム開発ツールです。

DSP Builder

アルテラの DSP Builder でデザインを行います。DSP Builder は、MathWorks 社製の業界最先端のシステム・レベル DSP ツール Simulink と、アルテラの業界最先端の開発ソフトウェア Quartus II をインタフェースするデジタル信号処理 (DSP) 開発ツールです。

シグナル・インテグリティ・センタ

Stratix II シグナル・インテグリティのデザイン・リソースでは、高速デザインの開発、レイアウト、そして検証作業をサポートします。

メモリ・テクノロジ・センタ

アルテラ・デバイスのエンベデッド・メモリおよび外部メモリ・インタフェースの情報を提供します。アルテラは、高速システム要件を満たす最大 300 MHz の外部メモリ・インタフェースをサポートする最新のメモリ・テクノロジ、豊富な内蔵メモリ・リソース、および外付けデータ・ストレージによるプログラマブル・ロジック・ソリューションを提供します。

DSPテクノロジ・センタ

アルテラが提供している DSP ソリューションを探し出し、設計者に最先端 FPGA デバイスにリコンフィギュラブル DSP デザインを実装するための広範なサポート・サービス、ツール、および開発プラットフォームを提供します。

パラレル I/Oテクノロジ・ソリューション・センタ

アルテラのデバイスでサポートされる標準 I/O 規格およびインタフェースの情報を提供します。アルテラは高バンド幅システム要件を満たす多彩なシングルエンドおよび差動 I/O 規格、外部メモリ、および高速インタフェースをサポートする包括的な I/O インタフェース・ソリューションを提供しています。

ボード・デザイン・ガイドライン・ソリューション・センタ

ボード・デザイン・ガイドライン、製造ガイドライン、およびボード・デザイン・リソースについて説明します。

Stratix II デバイス・ファミリの Q & A

Stratix II デバイスに関する一般的な質問と回答を提供します。

Stratix II 製品概要 (PDF)

Stratix II デバイス・ファミリの特長の詳細を提供します。

HardCopy® II デバイス

高性能 HardCopy II ASICにより、量産アプリケーションに対するリスクの低減、不確実な市場への対応、コストの低減を図ります。

このページを評価


  • スタートガイド
    • FPGA 入門
    • CPLD 入門
  • ハイエンド FPGA
    • Stratix シリーズについて
    • Stratix IV (E, GX, GT)
      • 概要
        • アーキテクチャ
        • 集積度
        • 性能
        • 消費電力
      • トランシーバ (GX)
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix III (L & E)
      • 概要
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix II (& GX)
      • Stratix II
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix II GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
    • Stratix (& GX)
      • Stratix
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
  • ミッドレンジ FPGA
    • Arria シリーズについて
    • Arria II (GX)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Arria (GX)
      • 概要
        • アーキテクチャ
        • ソフトウェア
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
  • 低コスト FPGA
    • Cyclone シリーズについて
    • Cyclone IV (E & GX)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone III (& LS)
      • 概要
        • アーキテクチャ
        • 消費電力
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone II
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Cyclone
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • CPLD
    • MAX シリーズについて
    • MAX II (& G, Z)
      • 概要
        • アーキテクチャ
        • 消費電力
        • 独自の機能
      • アプリケーション
        • ポータブル
      • デザイン・リソース
        • デザイン例
      • 資料
      • スタートガイド
    • MAX 3000A
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • ASIC
    • HardCopy シリーズについて
    • HardCopy IV (E & GX)
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • スタートガイド
    • HardCopy III
      • 概要
        • アーキテクチャ
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
    • HardCopy II
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
    • HardCopy Stratix
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • 市場要求への対応
    • RoHS 準拠
      • 資料
    • 温度グレードと温度範囲
    • 拡張温度
    • 軍用機器温度
  • コンフィギュレーション
    • Enhanced Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Serial Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • 標準デバイス
    • 製品一覧
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール