Stratix II デバイスの TriMatrix メモリ

Stratix® II デバイスは、Stratix デバイスに導入された革新的なメモリ・アーキテクチャに基づく TriMatrix™ メモリを内蔵しています。TriMatrix メモリは 3 種類のサイズのエンベデッド RAM ブロックから構成されています。TriMatrix メモリには、512 ビットの M512 ブロック、4K ビットの M4K ブロック、512K ビットの M-RAM ブロックがあり、これらを構成して広範な機能をサポートすることができます。最大 9M ビットの RAM 容量を実現する TriMatrix メモリ構造により、Stratix II デバイス・ファミリはメモリ消費量の多いアプリケーションに最適な選択肢となっています。

TriMatrix メモリには各種メモリ構造があり、複雑なデザインに使用される多様なメモリ・ファンクションを実現することができます。 小容量の M512 RAM ブロックは、メモリバンド幅が重要なアプリケーションに最適であり、FIFO（First-in First-out）機能やクロックの乗せ換えに使用することができます。M4K ブロックは、非同期通信モード（ATM）セル処理など、中容量のメモリを必要とする用途に最適です。M-RAM ブロックは、IP (Internet Protocol) パケット・バッファリングやシステム・キャッシュなどの大容量のバッファリングを必要とするアプリケーション向け FPGA 要件に対応しています。図 1 および 2 に TriMatrix メモリ構造とその多様な用途を示します。

図 1. TriMatrix メモリ構造

図 2. TriMatrix メモリ・アプリケーション

高集積メモリ

Stratix II デバイスの非常に高いメモリ／ロジック比は、面積効率の高い M-RAM ブロックによって実現されます。Stratix II デバイスは 1 ブロックあたり 18 ビット幅のデータ・ポートを持つ小容量の M512 ブロックと、36 ビット幅のデータ・ポートを持つ M4K ブロックも内蔵しており、もっとも広い FPGA メモリ・バンド幅を提供し、メモリ・リソースへの高いアクセス能力を必要とするアプリケーションに最適なデバイスになっています。

表 1 に StratixII デバイスのメモリ容量を示します。

高性能 TriMatrix メモリ RAM ブロックは、表 2 に示すとおり、本格的なデュアル・ポート・メモリ、異なる周波数でのアクセス、およびデータ幅混在サポートなど多数の機能をサポートしています。

関連リンク

• Stratix II デバイス外部メモリ・デバイス・インタフェース
• メモリ・テクノロジ・センタ
• DRAM デバイス
• SRAM デバイス