専用のデジタル信号処理（DSP）ブロック回路が特長である Stratix® II デバイスは、ディスクリート DSP プロセッサより優れたDSP ブロックのデータ処理能力、柔軟性、経済性を提供します。DSP プロセッサの専用乗算器の数が一般に最大 8 個であるのに対し、Stratix II デバイスの場合は最大 384 (18x18) 個で、必要に応じて追加の乗算器をロジック・エレメントで実現することができます。
Stratix II デバイスは、有限インパルス応答（FIR）、順方向誤り訂正（FEC）、変調・復調、暗号など、多数の乗算器を使用するアルゴリズムを実現する場合に最適な選択肢です。
さらに、アルテラ の DSP Builder（Quartus® II ソフトウェアと MATLAB/Simulink ツールをインタフェースするツール）などのソフトウェア・ツールが利用できるため、Stratix II デバイスを使用すれば、RAKE レシーバや W-CDMA トランスミッタなどの DSP システム全体をそのまま実装することができます。
データ・スループットの向上
Stratix II デバイスの各 DSP ブロックは 450MHz で動作し、DSP ブロックあたり 3.6 GMACS（giga multiply-accumulates per second）のデータ・スループットを実現しています。最大容量の Stratix II デバイスである EP2S180では96 のDSP ブロックを提供し、最大で384 18 x18ビットの並列乗算を実行可能で、総データ・スループットは 173 GMACS に達しています。従来の DSP プロセッサは最大 8 つの並列乗算しか実行できず、データ・スループットは最大 2.8 GMACS にすぎません。Stratix II FPGA は、DSPプロセッサの50倍のDSP を提供します。
DSPバンド幅を拡張するソフト・マルチプライヤ
DSPブロックで使用可能なエンベデッド・マルチプライヤに加えて、TriMatrix™ メモリを用いてLUTベースで乗算機能を実装することによりソフト・マルチプライヤを実現することができます。ソフト・マルチプライヤは、FIRフィルタなどのDSPアルゴリズムにおいてメモリおよびLE間の最適なリソース・バランスによる分散演算機能をサポートします。ソフト・マルチプライヤは、Stratix II DSP ブロックで提供されているDSPバンド幅を300%拡張します。
ALM を使用して乗算器を実現
Stratix II デバイスでは ALM （Adaptive Logic Module） を使用して追加の乗算器やDSP ファンクションを実現することができます。乗算機能用に部分積が生成され、そして加算されます。Stratix II は、同じALM上の全加算器前の4入力LUT に部分積を実現することが可能です。部分積の加算を行う際に、Stratix II の3入力は機能を追加することによって加算ステージ数が減少し結果、性能が向上しロジック使用率が低減します。
Stratix II の多彩なDSP機能は、ハードウェア内の性能重視のDSPファンクションの実装のために使用することができます。さもなければ多くのDSPプロセッサの処理能力を消費して全体的なシステム性能を遅くしてしまうファンクションに対して効力を発揮します。Stratix II デバイスはDSPシステムの中でFPGA コプロセッサとして使用することが可能です。
