FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

ピン配置の変更を必要としないStratix IIIからStratix IV E FPGAへの移行

ホーム > 製品情報 > デバイス > Stratix シリーズについて > ピン配置の変更を必要としないStratix IIIからStratix IV E FPGAへの移行

FPGA設計におけるさらなる高集積化や高性能化、低消費電力化に対するニーズは、FPGAを選択するにあったてのもっとも大きな決定要因となっています。これらの機能は、最新のFPGAを使用することで提供されます。この最新FPGAの可用性はデザイン・ウインドウ内に収まるように設計するのに不可欠です。従来のFPGAでは、同一のFPGAファミリに限り、ピン配置を変更せずに異なる集積度間で、ある程度の移行が可能でした。

将来に対応したデザイン

今後Stratix® IV E FPGAの高性能、高集積度、および低消費電力の利点を活用するために、Stratix III FPGAを用いることで、将来使用するStratix IV E FPGA にも対応したデザインを今から設計できます。また、両ファミリの異なる電圧や利用可能なパッケージを前もって考慮した設計しておけば、Stratix III またはStratix IV E デバイスのいずれにも対応可能な回路基板を設計することができます。

異なるファミリ間の移行

Stratix IIIおよびStratix IV E FPGAファミリ間の移行が可能になったことで、Stratix III FPGAで設計を今すぐに開始し、将来、デバイスのピン構成や回路基板のレイアウトを変更せずに Stratix IV E FPGAへ移行することが可能となります。Stratix IIIおよびStratix IV E FPGAファミリ間のバーティカル・マイグレーションの詳細は、AN 557:Stratix IIIとStratix IV Eファミリ間のマイグレーション・ガイドライン(PDF)をご覧下さい。

表1は、特定のパッケージのピン数の組み合わせにおいてサポートされるStratix IIIおよびStratix IVデバイス間のバーティカル・マイグレーションを示します。

表1. Stratix III および Stratix IV E パッケージのバーティカル・マイグレーション
ユーザー I/O(1)、全二重 LVDS (受信/送信)
デバイス F780 (2) F1152 (3) F1517 (4) F1760
Stratix III L (ロジック)およびStratix III E(エンハンスト)FPGA EP3SL50 480, 56      
EP3SL70 480, 56      
EP3SL110 480, 56 736, 88    
EP3SL150 480, 56 736, 88    
EP3SL200 480, 56 736, 88 960, 112  
EP3SL340   736, 88 960, 112 1104, 132
EP3SE50 480, 56      
EP3SE80 480, 56 736, 88    
EP3SE110 480, 56 736, 88    
EP3SE260 480, 56 736, 88 960, 112  
Stratix IV E (エンハンスト)FPGA
EP4SE230 480, 56      
EP4SE360 480, 56 736, 88    
EP4SE530   736, 88 960, 112 960, 112
EP4SE820   736, 88 960, 112 1104, 132

注:

  1. すべてのI/O数には、専用クロック入力数は含まれていません。
  2. EP3SL200、EP3SE260、およびEP4SE360デバイスは、H780パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。H パッケージのバーティカル・パッケージを可能にするためには、H パッケージのサイズを考慮した実装エリアが必要となります。詳細は、アルテラ・デバイス・パッケージ情報 (PDF)をご覧ください。
  3. EP3SL340、EP4SE530、およびEP4SE820デバイスは、H1152パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。H パッケージのバーティカル・パッケージを可能にするためには、H パッケージのサイズを考慮した実装エリアが必要となります。詳細は、アルテラ・デバイス・パッケージ情報 (PDF)をご覧ください。
  4. EP4SE530およびEP4SE820デバイスは、H1517パッケージを使用し、バーティカル・パッケージ・マイグレーションをサポートしています。H パッケージのバーティカル・パッケージを可能にするためには、H パッケージのサイズを考慮した実装エリアが必要となります。詳細は、アルテラ・デバイス・パッケージ情報 (PDF)をご覧ください。

関連リンク

  • AN 557:Stratix IIIとStratix IV Eファミリ間のマイグレーション・ガイドライン(PDF)
このページを評価


  • スタートガイド
    • FPGA 入門
    • CPLD 入門
  • ハイエンド FPGA
    • Stratix シリーズについて
    • Stratix V (E, GX, GS, GT)
      • 概要
      • トランシーバ (GX, GS, GT)
      • 資料
    • Stratix IV (E, GX, GT)
      • 概要
        • アーキテクチャ
        • 集積度
        • 性能
        • 消費電力
      • トランシーバ (GX & GT)
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix III (L & E)
      • 概要
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix II (& GX)
      • Stratix II
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix II GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
    • Stratix (& GX)
      • Stratix
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
  • ミッドレンジ FPGA
    • Arria シリーズについて
    • Arria II (GX & GZ)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Arria (GX)
      • 概要
        • アーキテクチャ
        • ソフトウェア
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
  • 低コスト FPGA
    • Cyclone シリーズについて
    • Cyclone IV (E & GX)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone III (& LS)
      • 概要
        • アーキテクチャ
        • 消費電力
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone II
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Cyclone
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • CPLD
    • MAX シリーズについて
    • MAX II (& G, Z)
      • 概要
        • アーキテクチャ
        • 消費電力
        • 独自の機能
      • アプリケーション
        • ポータブル
      • デザイン・リソース
        • デザイン例
      • 資料
      • スタートガイド
    • MAX 3000A
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • ASIC
    • HardCopy シリーズについて
    • HardCopy V (E & GX)
    • HardCopy IV (E & GX)
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • スタートガイド
    • HardCopy III
      • 概要
        • アーキテクチャ
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
    • HardCopy II
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
  • 市場要求への対応
    • RoHS 準拠
      • 資料
    • 温度グレードと温度範囲
    • 拡張温度
    • 軍用機器温度
  • コンフィギュレーション
    • Enhanced Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Serial Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • 標準デバイス
    • 製品一覧
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール