FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

ステップ 3: 高性能 Stratix II の提供

ホーム > 製品情報 > デバイス > ステップ 3: 高性能 Stratix II の提供

関連リンク

  • Stratix II と Virtex-5 のロジック効率
  • Stratix II と Virtex-5 のカスタマ・デザイン・ベンチマーク
  • Stratix II と Virtex-5 のオープン・コア・ベンチマーク

最高性能を最小の消費電力で実現する Stratix III FPGA

Stratix III: もっとも高速なFPGA を活用した設計

高性能 Stratix® II FPGA 開発プロセス(ステップ3)を紹介します。

  • ステップ 1: Stratix II ロジック構造を定義
  • ステップ 2: Stratix II アダプティブ・ロジック・モジュールの設計
  • ステップ 3: 高性能 Stratix II の提供

実際のお客様からの要求に基づく ALM の徹底した定義とデザインの努力により、業界で最高性能の FPGA アーキテクチャを生み出しました。最近のベンチマークや解析から、業界最先端の Quartus ® II デザイン・ソフトウェアでデザインするStratix II はパフォーマンス・リーダであることが実証されています。

図 1. 相対的な FPGA コア性能の比較

図 1. 相対的な FPGA コア性能の比較

表 1. Stratix II 性能のスコア・カード
提供時期

ザイリンクス

アルテラ

提供中

Virtex-5 FPGA (低速)

Virtex-4 FPGA (高速)

Stratix II FPGA

  • Virtex-5 より 1 スピード・グレード分高速な性能
  • すべてのスピード・グレードを現在量産出荷中(2004 年以来)
  • 特許取得の冗長技術による実証済み 90-nm プロセス・テクノロジをベースにしたリスクのないファミリ
  • Quartus II ソフトウェアは高効率を実現するために、ALM フラクチャラビリティを利用して面積と消費電力を低減

提供予定

Virtex-5 FPGA (標準)

  • 性能は Stratix II と同等

Virtex-5 FPGA (高速)

  • これまでの実績では、高速グレードは製品発表後 最長で2 年間供給されておりません

Stratix III FPGA (65-nm)

  • 比類のない性能
  • これまでの実績では、
    アルテラはすべてのスピード・グレードをスケジュール通りに提供

Stratix II の高性能の利点

  • 容易にデザインの性能要求を満たすことができる高速タイミング・クロージャ
  • より低速スピード・グレードのデバイスを使用しながら性能目標を満たすことによりコストを削減
  • プロセス成熟および十分なシステム・レベルのマージンにより、リスクのないデザインの実装
  • 競合デバイスでは実現不可能な新しい高性能機能のシステムへの実装

ベンチマーク手法

アルテラはサードパーティや業界のエキスパートから支持される、FPGA ベンダ 1 社のファミリ間、および競合ソリューション間の両方で FPGA の性能を比較する際に使用されるベンチマーク手法を提供しています。アルテラと競合他社の双方の FPGA に対して実験を行う場合は、常に一貫したベンチマーク環境を用意しています。

表 2. Stratix II についての詳細

トピック

説明

性能の比較 Stratix II と Virtex-5 のカスタマ・デザイン・ベンチマーク
Stratix II と Virtex-5 のオープンコア・ベンチマーク
Stratix II と Virtex-4
アーキテクチャ FPGA Architecture White Paper
Stratix II と Virtex-5 のロジック効率
さらなる性能向上の達成 高性能への3つのステップ
DSP DSP ブロック
DSP パフォーマンス・センタ
ベンチマーク Benchmarking Methodology White Paper
ベンチマーク手法
このページを評価


  • スタートガイド
    • FPGA 入門
    • CPLD 入門
  • ハイエンド FPGA
    • Stratix シリーズについて
    • Stratix V (E, GX, GS, GT)
      • 概要
      • トランシーバ (GX, GS, GT)
      • 資料
    • Stratix IV (E, GX, GT)
      • 概要
        • アーキテクチャ
        • 集積度
        • 性能
        • 消費電力
      • トランシーバ (GX & GT)
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix III (L & E)
      • 概要
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix II (& GX)
      • Stratix II
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix II GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
    • Stratix (& GX)
      • Stratix
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
  • ミッドレンジ FPGA
    • Arria シリーズについて
    • Arria II (GX & GZ)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Arria (GX)
      • 概要
        • アーキテクチャ
        • ソフトウェア
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
  • 低コスト FPGA
    • Cyclone シリーズについて
    • Cyclone IV (E & GX)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone III (& LS)
      • 概要
        • アーキテクチャ
        • 消費電力
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone II
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Cyclone
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • CPLD
    • MAX シリーズについて
    • MAX II (& G, Z)
      • 概要
        • アーキテクチャ
        • 消費電力
        • 独自の機能
      • アプリケーション
        • ポータブル
      • デザイン・リソース
        • デザイン例
      • 資料
      • スタートガイド
    • MAX 3000A
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • ASIC
    • HardCopy シリーズについて
    • HardCopy V (E & GX)
    • HardCopy IV (E & GX)
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • スタートガイド
    • HardCopy III
      • 概要
        • アーキテクチャ
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
    • HardCopy II
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
  • 市場要求への対応
    • RoHS 準拠
      • 資料
    • 温度グレードと温度範囲
    • 拡張温度
    • 軍用機器温度
  • コンフィギュレーション
    • Enhanced Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Serial Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • 標準デバイス
    • 製品一覧
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール