HardCopy® Stratix® ファミリは、業界で最小のリスク、最速の「Time-to-Market」ソリューションを実現する独自の FPGA フロント・エンド・デザイン手法を特長としています。 Stratix FPGA でデザインをテストした後、アルテラの HardCopy Design Center はデザインを低コストの機能が同等でピン互換性がある HardCopy II デバイスにシームレスに移行します。HardCopy Stratix ファミリの特長は以下のとおりです。
- 2 層メタル・カスタマイゼーションによる 0.13-nm テクノロジ
- Stratix FPGA と比較して、最大 50% の性能向上
- デザインをテストした Stratix FPGA と比較して、最大 40% のコア電力削減（ダイナミックおよびスタティック）
最高の性能と集積度を提供し、低コストおよび低リスクの ASIC への移行が可能な最新デバイスの詳細については、Stratix II およびHardCopy II デバイス・ページを参照してください。
HardCopy Stratix デバイスは、Stratix FPGA のアーキテクチャと機能を継承しています。HardCopy Stratix デバイス、リソース、およびパッケージの詳細な説明は、HardCopy Stratix 概要ページを参照してください。
プロトタイプから製造まで対応する完全なプラットフォーム
Cadence、Mentor Graphics®、Synopsys、または Synplicity デザイン・ソフトウェアの標準 EDA ツールなどの既存の開発ツールとアルテラの Quartus® II ソフトウェアを使用してデザインを作成し、次に Stratix FPGA によりイン・システムでデザインを検証します。
続いて、アルテラは Stratix FPGA デザインをピン互換性があり機能が同等の HardCopy ASIC に移行します。ボードのリスピンは必要ありません。これにより、完全に動作することが保証されたプロトタイプをかつてない短時間で実現でき、リスクを低減しながら、いち早く市場に参入できます。
HardCopy Stratix ASIC は、以下を可能にします。
- スタンダード・セル・テクノロジ・フローよりも 6 ～ 9 ヶ月早く市場に投入
- 従来の開発コストの数分の 1 で最初の製品を作成
- ASIC シリコンにコミットする前に、Stratix FPGA で顧客にデザインを提示
- 異なる市場ニーズに対応してカスタマイズされた複数の製品バリエーションを同時に投入
- コストとエンジニアリング労力を抑えながら、プロトタイプから低コストの製造に迅速に移行
表 1 に Quartus II ソフトウェアのいくつかの強力な HardCopy 移行機能を簡単にまとめます。
| 表 1. Quartus II ソフトウェアの HardCopy 関連機能 | |
| 機能 | 説明 |
| HardCopy フロアプラン・エディタとタイミング・モデル | デザインのターゲットを HardCopy デバイスとし、デバイス性能と消費電力を見積もる。 設計者はフロアプランにデザインの実際の配置を表示できる。 |
| デザイン・アシスタント | スムーズな移行を可能にするために、デザインが HardCopy デザイン・ルールに準拠していることを確実にする。 |
| HardCopy タイミング最適化ウィザード | HardCopy デバイスの性能向上と消費電力の低減化を提供。 |
| HardCopy Files Wizard | HardCopy デバイスへの移行に必要なすべてのデザイン・データを収集 |
| PowerPlay Early Power Estimator | シミュレーション・ベクタを使用しなくても、HardCopy デバイスの消費電力を見積もることが可能。 |
