HardCopy® III ASIC は、スタンダード・セル ASIC に匹敵する消費電力の低減を実現できるように設計されています。リーク電流を低減するために、RAM、ロジック、グローバル・クロック、PLLにおける未使用のブロックはすべて電源レールから除去されます。HardCopy III ASIC は、スタンダード・セル ASIC と同様に、必要なワイヤーおよびバッファのみによるカスタム・メタル配線を使用するため、FPGA と比べて配線キャパシタンスが抑えられダイナミック消費電力が低減されます。
HardCopy III ASIC では、一般にプロトタイプ作成用 Stratix® III FPGA よりも消費電力が 50% 以上低減されます。Stratix III は、革新的なアーキテクチャ、プログラマブル・パワー・テクノロジー、および選択可能なコア電圧により、同クラスのハイエンド FPGA で最小の消費電力を可能にします。
図 1 に、全消費電力の構成要素を示し、HardCopy III ASIC と対応する Stratix III FPGA プロトタイプ間の相対値を掲載します。
図 1. Stratix FPGA ＆ HardCopy ASIC の消費電力の比較
HardCopy ASIC の低消費電力の利点
カスタム・ロジック・デバイスの消費電力を低減することにより、以下を含む多くのアプリケーションでさまざまな利点が得られます。
- スペース制約やその他発熱に厳しい環境
- 冷却システムがコストに見合わない価格重視のアプリケーション
HardCopy III ファミリは、アルテラがリードする最小消費電力のカスタム・ロジック・デバイスの一例にすぎません。アーキテクチャとシリコンの改良という総合的なアプローチ、最新の半導体プロセス・テクノロジ、および完全な消費電力管理ツールを組み合わせることによって、アルテラは卓越したパワー・テクノロジを提供し続けています。
Quartus II ソフトウェアによる HardCopy ASIC の消費電力最適化
デザイン実装の詳細設定により、性能の向上、エリアの低減、および消費電力の削減を達成できます。アルテラは消費電力最適化機能をデザイン・フローに取り入れるリーダシップを取っています。Quartus® II ソフトウェアは、HardCopy III ASIC で強化されたアーキテクチャと連携して、消費電力ソリューションにおけるリーダシップを維持し続けます。
Quartus II ソフトウェアは、HarcCopy III アーキテクチャを利用して消費電力を低減する、多数の自動最適化機能を備えており、ユーザは意識する必要無くこれらの機能を活用できます。
- 主要な機能ブロックの変換
- 消費電力を削減するユーザ RAM のマッピング
- ダイナミック消費電力を削減するためのロジックの再構築
- コア・ロジック面積の削減および配線の最適化で 配線におけるダイナミック消費電力を削減
- 配置の変更によってクロック消費電力を削減
正確な ASIC 消費電力の見積りおよび解析
アルテラは、Quartus II ソフトウェアの PowerPlay 消費電力解析および最適化テクノロジを用いて、デザイン・コンセプトから実装に至るまで消費電力の見積りおよび解析をサポートします。
デザイン・コンセプトの段階で使用される PowerPlay Early Power Estimator は、デバイスおよびパッケージの選択、動作条件、およびデバイス使用率に基づき、早期の消費電力の解析を可能にするスプレッドシート・ベースの解析ツールです。
デザインの実装段階で使用される PowerPlay Power Analyzer は、実デザインの配置配線およびロジック構成を使用するだけでなく、シミュレーション・データも使用して、ダイナミック消費電力をさらに正確に見積もることができます。PowerPlay Power Analyzer は、正確なデザイン情報を入力することにより、通常±10%の見積り精度を提供できます。
