HardCopy® III のシステム開発メソドロジにより、Stratix® III FPGA を使用して、最大システム速度でシームレスに HardCopy III ASIC のプロトタイプを作成することができます。高性能が必要なアプリケーションでは、HardCopy III ASIC は FPGA プロトタイプの最大 2倍のコア・ロジック性能を供給することができます。性能の向上は、以下の理由によるものです。
- FPGA よりもダイがはるかに小さく、配線が短い
- 特定の組み合わせロジック・パスに対するロジック段数が少ない
- HCell マクロの配置が柔軟
HardCopy III ASIC の性能の優位性は、Quartus® II デザイン・ソフトウェアによってさらに高まっています。タイミング要件を正確に定義および解析するには、SDC 形式のタイミング制約（ASIC とプロトタイプ作成用 FPGA に SDC を 1つずつ）を使用します。また、フィジカル・シンセシス機能とインクリメンタル・コンパイル機能を使用して、デザイン性能をさらに改善することもできます。この手法を最大限に活用するために、アルテラでは Quartus II ソフトウェア・デザイン・フローで HardCopy デバイス・ファースト方式を使用することを推奨しています。
FPGA プロトタイプでは、最終シリコンよりも速度を下げてシステムのプロトタイプを作成したとしても、シミュレーションや従来式エミュレーションと比べて検証時に大きな利点が得られます。例えば、HardCopy III ASIC デバイスのクロックが 600 MHz をターゲットとしていて、Stratix III FPGA プロトタイプが 300 MHｚ で動作している場合、24 時間ごとに 26 テラサイクルに近いエミュレーションが行われることになり、他の方式を大幅に上回ります。
