アルテラの HardCopy® ASIC により、FPGA の柔軟性と ASIC の低コストを両立させた量産アプリケーション向けのデザイン・プロセスが得られます。デザインを開発し、それをアルテラ FPGA を使用してイン・システムでテストします。デザインが要求にミートすることを確認した後、アルテラの HardCopy Design Center はデザインを機能的に同等なピン互換性がある HardCopy デバイスに移行します。これにより、以下の利点が得られます。
- プロトタイプから大量生産までの完全なソリューション
- デバイス、ツール、および IP (intellectual property)
- プロトタイプから生産まで 1 社のベンダで実現
- 最小のデザイン・リスクおよび保証された機能
- FPGA で実証済みの機能を保持 - ネットリストは変更なし
- 実証済みプロセス・テクノロジ (FPGA と同じ)
- FPGA と同じパッケージおよびピン配置
- 迅速なデバイス・ターンアラウンド
- 移行プロセスでの作業が最小
図 1 に、 FPGA デザインから HardCopy ASIC への簡単な｢ワン・クリック｣操作による移行プロセスを示します
図 1. HardCopy 移行プロセス
アルテラの HardCopy Design Center は、以下の処理によって FPGA デザインを移行します。
- 機能性が実証された FPGA デザイン・ファイルから Verilog 構造化ネットリストを生成して、業界標準の DFT (Design-for-Testability) ルールに準拠していることを確認。
- デリバラブルに指定された配置およびタイミング制約を使用して、最適化されたデザイン・レイアウトを作成。
- デザインがタイミング要件に適合することを検証。デザインの移行と検証は 2 ～ 3 週間で完了。
- FPGA と同じファブおよびプロセス・テクノロジを使用してプロトタイプを製造。
顧客がプロトタイプの機能に満足したことを承認すると量産が開始します。この時点から 8 週間後にデバイスの出荷が可能になります。
顧客はアルテラが FPGA デザイン・データベースを受け付けてから約 20 週間（図 2）で量産デバイスを入手できます。ほとんどの顧客は、HardCopy の量産デバイスが出荷されるまで、 FPGA を使用して製品出荷をします。
図 2. HardCopy シリーズの生産スケジュール
HardCopy NRE 費用の範囲
- 130-nm HardCopy Stratix デバイスでは、$165K - $210K
- 90-nm HardCopy II デバイスでは、$240K ～ $345K
HardCopy ソリューションはターン・キー・マイグレーションによる優れた利点を提供します。アルテラの HardCopy Design Center は、他の ASIC を使用するときに従来のような作業なしで、FPGA デザインを HardCopy ASIC に移行します。これは以下のことを意味します。
- ASIC タイミング・クロージャに対して余分な労力が不要。 HardCopy デバイスのタイミング・クロージャ配置は、Quartus II ソフトウェア・フィッタで用意される。
- FPGA デザインの完了後は、ロジックの検証やシミュレーションに時間をかけない。
- DFT ロジックの挿入やテスト・ベクタの生成が不要。
- 余分なソフトウェア・ツールを購入する必要がない。
- ボードのリスピンが不要。
- デザインが開発されテストされた Stratix シリーズ FPGA とのピン互換性および同等機能が保証される。
多数のデザイン・マイグレーションでアルテラのシームレスな移行プロセスが採用されており、HardCopy ASIC への移行に成功しています。すべてのプロトタイプは、上記のタイムラインに従って顧客に納品され、大量生産が行われています。
