HardCopy® ASIC をターゲットとしたシステム開発では、真のハードウェアとソフトウェアの協調設計が可能となり、システムの 「Time to Market」 および 「Time to Profit」 が大幅に低減されます。Quartus® II ソフトウェア・ツールとアルテラおよびパートナー各社より提供される IP (intellectual property)を組み合わせて使用するだけで、FPGA と ASIC の両方の設計を同時に行うことが可能です。Quartus II ソフトウェアで適切な Stratix® シリーズ FPGA と HardCopy コンパニオン・デバイスを選択し、デザインを開始します。これはとても簡単な作業です。
さらに、DFT (Design-For-Test) のための作業はすべて HardCopy デザイン・センターで行なわれるため、テスト用回路の挿入やテスト・ベクタの生成など、設計者側の作業は不要です。図 1に HardCopy デザイン・フローを示します。
図 1. HardCopy デザイン・フロー
HardCopy ASIC デバイスに関する お客様のご感想と使用例をご覧いただけます。
Quartus II ソフトウェアで提供される SOPC Builder や TimeQuest タイミング・アナライザなど、短期間のシステム開発が可能なツールの優位性を設計にご活用ください。
- SOPC Builder により設計者は、自社開発の IP やサードパーティの IP ブロックを使用して SoC (system on a chip) を迅速に構築、統合することができます。
- TimeQuest タイミング・アナライザは、アルテラの使いやすい第二世代のASIC 対応タイミング・アナライザで、Synopsys Design Constraints (SDC) フォーマットに対するネイティブ･サポート、スクリプト対応機能、ならびにタイミング制約やタイミング・レポートを作成する完全な GUI 環境を提供します。
アルテラの PowerPlay 消費電力解析、最適化テクノロジー、および Early Power Estimator により、設計のあらゆる段階で消費電力を考慮したデザインが可能になります。
- ターゲット・デザインとボードの消費電力を事前に見積もり（Early Power Estimation）、消費電力のバジェットを決定することで最初から消費電力を考慮したデザインが可能
- 設計段階における消費電力の詳細な分析と正確な見積り
- プッシュボタンで実行されるスタティックおよびダイナミック消費電力の自動最適化
- Power Optimization Advisor を搭載
さらに、アルテラやパートナー企業から提供される様々な IP (Intellectual Property) を使用することにより、設計者は既に利用可能な IPの再開発を行うことなく、テクノロジーの差別化に注力することができます。
