HardCopy デバイスと ASIC のコスト計算

ASIC は一般に他のソリューションよりもユニット・コストが低くなります。 この表現はしばしば、ASIC を量産アプリケーション向けの安価なオプションとする誤った理解の原因となります。ASIC はユニット・コストが比較的低いものの、それがトータル・コストに占める割合はごくわずかで、トータル・コストには大量生産のコミットメントをはじめ、エンジニアリング・リソース、デザイン・ソフトウェア、マスク・コスト、ウェハ・コストなど、いずれも高額な多数の厳しい要件が含まれる場合が少なくありません。 以下の情報は、ユーザがトータル・コストを計算することによって、デバイスの開発コストをより正確に把握するのに役立ちます。

トータル・コストは、単にユニット・コストだけでなく、ユニット・コスト、マスク・コスト、ウェハ・コスト、エンジニアリング・コストで構成されます。 マスク・コストとウェハ・コストは、半導体企業がより高度なプロセス・テクノロジ（0.18-μm 以下）に移行するに伴って上昇してきました。 加えて、デザインはますます複雑になり、デザイン検証手法の複雑化やデザイン・エラーによるシリコン・リスピンのため開発サイクルが長くなっています。 シリコンのリスピンは、コストかかる 「Time-to-Market」の遅延や、潜在的な市場参入機会の損失を招きます。

かつては量産向け SOC (system-on-a-chip) アプリケーションに最適のソリューションと考えられていた ASIC では、トータル・コストが非常に高くなります。 実際、長いデザイン時間や開発時間、多くのリスク、および開発コストの増大により、ASIC の優位性が失われています（図 1 参照）。

HardCopy Stratix® デバイスは ASIC の包括的な代替手段であり、リスクの低減、開発コストの削減、｢Time-to-Market｣の短縮を実現します。 デザインは FPGA を使用してプロトタイプが作成され、事前に検証されているため、HardCopy® デバイスにはシリコンのリスピン、追加開発プロセス、ツールは不要であり、対応する ASIC ベースでの実装よりも大幅にトータル・コストが少なくてすみます。

HardCopy デバイスと ASIC のトータル・コストを比較するには、次のボタンをクリックしてください。