Cyclone® III FPGA によって、ボードにさまざまな標準 I/O 規格を実装できる柔軟性が得られます。IP (Intellectual Property) コアおよび、SOPC Builder、TimeQuest タイミング・アナライザおよびピン・プランナなどのソフトウェア・ツールを含めたQuartus® II デザイン･ソフトウェアは、使いやすさや迅速な統合を実現するのに役立ちます。
| 表 1. Cyclone III デバイスの I/O 接続の概要 | |
| 機能 | 詳細 |
|---|---|
| 柔軟な I/O バッファ |
|
| すべての I/Oバンクにおいて、LVDS をサポート |
|
| すべての I/O バンクにおいて、DDR (Double Data Rate) をサポート |
|
| 独立したバンク |
|
差動信号方式
Cyclone III デバイスの I/O ピンは、サイド I/O で高速 DC 結合 LVDS 送信および受信チャネルをサポートし、更にトップおよびボトム・バンクでは低速 LVDS サポートも提供します。Cyclone III デバイスの高速 LVDS I/O ピンは、ディスプレイ、ビデオおよび画像処理などのアプリケーションに理想的なインタフェースです。
図 1. 差動 LVDS バッファ
| 表 2. Cyclone III デバイスの差動信号 I/O 機能の概要 | |
| 機能 | 詳細 |
|---|---|
| 高速差動 |
|
| 様々な差動標準 I/O規格 |
|
シングル・エンド I/O サポート
Cyclone III デバイスの I/O ピンは、LVTTL、LVCMOS、SSTL、HSTL、PCI、PCI-Xなどのシングル・エンド標準 I/O 規格をサポートしています。
| 表 3. Cyclone III デバイスのシングル・エンド I/O 機能の概要 | |
| 機能 | 詳細 |
|---|---|
| シングル・エンドI/O |
|
OCT について詳しくは、Cyclone III デバイスでの終端ソリューションを参照してください。
| 表 4. 差動およびシングル・エンド I/O サポート | ||
| 標準 I/O 規格 | 代表的な用途 | 注記 |
|---|---|---|
| 差動 I/O | ||
| LVDS | チップ間 | 専用および疑似 |
| RSDS Mini-LVDS, PPDS | ディスプレイ | 転送のみ |
| LVPECL | 汎用 | クロック入力専用 |
| シングル・エンド I/O | ||
| 3.0-V/2.5-V/1.8-V LVTTL | 汎用 | インピーダンス整合 |
| 3.0-V/2.5-V/1.8-V/1.5-V/1.2-V LVCMOS | 汎用 | インピーダンス整合 |
| SSTL-2 Class I & II | メモリ | シリーズ OCT |
| SSTL-18 Class I & II | メモリ | シリーズ OCT |
| 1.8-V/1.5V/1.2-V HSTL I & II | メモリ | シリーズ OCT |
| 3.0-V PCI | PC、エンベデッド | インピーダンス整合 |
| 3.0-V PCI-X 1.0 | PC、エンベデッド | インピーダンス整合 |
標準 I/O 規格について詳しくは、Cyclone III デバイス・ハンドブック の Cyclone III デバイスの I/O 機能 (PDF) の章を参照してください。
高速外部メモリ・インタフェースのサポート
Cyclone III デバイスの I/O ピンは、DDR、DDR2、QDRII などの既存および今後主流となる最新の外部メモリ規格をサポートします。
| 表 5. Cyclone III 外部メモリ・インタフェースの I/O 機能の概要 | |
| 機能 | 詳細 |
|---|---|
| 外部メモリ・サポート |
|
| 表 6. 外部メモリ・インタフェース性能 | |
| メモリ規格 | 標準 I/O 規格 |
|---|---|
| DDR SDRAM | SSTL-2 |
| DDR2 SDRAM | SSTL-1.8 |
| QDRII | 1.8v / 1.5v HSTL |
Cyclone III の外部メモリ・インタフェースについて詳しくは、アルテラの外部メモリ・ソリューション・センタ および Cyclone III デバイス・ハンドブック の Cyclone III デバイスにおける外部メモリ・インタフェース (PDF) の章を参照してください。
シグナル・インテグリティ
Cyclone III デバイスの I/O バンクは、最高水準のシグナル・インテグリティを提供します。
| 表 7. Cyclone III デバイスのシグナル・インテグリティ I/O 機能の概要 | |
| 機能 | 詳細 |
|---|---|
| シグナル・インテグリティ |
|
関連リンク
- アルテラのシグナル・インテグリティ・センタ
- Cyclone III デバイス・ハンドブック
- Cyclone III デバイス・ハンドブック Volume I、Section II: Cyclone III デバイスの I/O 機能
