FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

I/O 拡張

ホーム > 製品情報 > デバイス > MAX II (& G, Z) > アプリケーション > I/O 拡張

関連リンク

  • MAX II および MAX デザイン例
  • インタフェース・ブリッジ
  • AN 265: Using MAX II & MAX 300A Devices as a Microcontroller Expander
概要 アプリケーション リソース 資料 スタート・ガイド

標準製品の汎用 I/O 機能を費用効率よく拡張するには、多くのシステム・レベルでのデザインで多数の低コスト I/O ピンが必要になります。MAX® II デバイスの低コストで柔軟な I/O 機能は、今日の I/Oピン が制約された ASSP やマイクロコントローラにとって非常に理想的なソリューションです。表 1 に、I/O 拡張デザイン問題を解決する MAX II デバイスのいくつかの特長を示します。

表 1. MAX II CPLD アプリケーション・ソリューション:I/O 拡張
特長 利点
I/O あたり最も低コスト MAX II デバイスの I/O ピンあたりのコストは、市場でも最も低いもののひとつです。
ピンを固定した2回目以降のフィッティング MAX II デバイスのピン配置は、システム I/O 要件に応じて決定されます。MAX II デバイスはピン配置がロックされている場合でも、高性能と柔軟な配線を可能にします。
柔軟な I/O 複数の I/O バンクで複数の I/O 電圧をサポートします。 MAX II デバイスでは、広範な I/O 要件に対応するため、プログラマブルなドライブ強度、シュミット・トリガ、およびピンごとの出力イネーブル (OE) がすべて使用できます。
リプログラマビリティ プログラマブル・ロジック・デバイスは、システム固有の問題を解決し、最終段階におけるデザイン変更を可能にする柔軟性を提供できます。

図 1 に、I/O 機能が制約されたマイクロコントローラにより、2 線式シリアル・バスだけを使用してシステム内の多くのデバイスを制御する方法を示します。このアプリケーション例では、MAX II デバイスがシリアル・バス入力にインタフェースし、次に複数のデバイス(この場合はファン・モータ・コントローラ)を制御するためのインストラクションを配信します。MAX II デバイスのオンボード・ユーザ・フラッシュ・メモリは、モータの周波数やデューティ・サイクルなどの情報を保存することもできます。

データは、アナログ-デジタル・コンバータ(ADC)からパラレルに情報を取り込む場合のように、パラレルからシリアルに変換し 2線式シリアル・バスを経由してマイクロコントローラに転送することも可能です。

図 1. MAX II デバイスのコントロール信号の配信

図 1. MAX II デバイスのコントロール信号の配信

注:

  1. UFM: ユーザ・フラッシュ・メモリ

多くのマイクロ・プロセッサは一般に I/O 機能が制約されていますが、システム周辺の複数のデバイスにコントロール信号を配信する必要があります。図 2 に、MAX II デバイスがホスト・プロセッサからの最小限の入力だけを使用してボード上の多数のデバイスを制御し、それによってプロセッサの I/O オーバヘッド・サポートを軽減する方法を示します。

I/Oピンあたり最低のコストを提供するMAXⅡデバイスは、I/O重視のアプリケーションにおいて最も低コストなソリューションです。

アルテラでは、I/O 拡張を実装するために簡単に使用できる数多くのデザイン例を提供しています。詳細は、MAX II & MAX デバイスのデザイン例 のページをご覧ください。

図 2. MAX II デバイスのアドレス・デコーディング

図 2. MAX II デバイスのアドレス・デコーディング

 

このページを評価


  • スタートガイド
    • FPGA 入門
    • CPLD 入門
  • ハイエンド FPGA
    • Stratix シリーズについて
    • Stratix V (E, GX, GS, GT)
      • 概要
      • トランシーバ (GX, GS, GT)
      • 資料
    • Stratix IV (E, GX, GT)
      • 概要
        • アーキテクチャ
        • 集積度
        • 性能
        • 消費電力
      • トランシーバ (GX & GT)
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix III (L & E)
      • 概要
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Stratix II (& GX)
      • Stratix II
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix II GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
    • Stratix (& GX)
      • Stratix
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
      • Stratix GX
        • 概要
        • デザイン・ユーティリティ
        • 特長
        • 資料
  • ミッドレンジ FPGA
    • Arria シリーズについて
    • Arria II (GX & GZ)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Arria (GX)
      • 概要
        • アーキテクチャ
        • ソフトウェア
      • トランシーバ
      • アプリケーション
      • デザイン・リソース
      • 資料
      • スタートガイド
  • 低コスト FPGA
    • Cyclone シリーズについて
    • Cyclone IV (E & GX)
      • 概要
        • アーキテクチャ
        • 消費電力
      • トランシーバ
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone III (& LS)
      • 概要
        • アーキテクチャ
        • 消費電力
      • エンド・マーケット
      • デザイン・リソース
      • 資料
      • スタートガイド
    • Cyclone II
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Cyclone
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • CPLD
    • MAX シリーズについて
    • MAX II (& G, Z)
      • 概要
        • アーキテクチャ
        • 消費電力
        • 独自の機能
      • アプリケーション
        • ポータブル
      • デザイン・リソース
        • デザイン例
      • 資料
      • スタートガイド
    • MAX 3000A
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • ASIC
    • HardCopy シリーズについて
    • HardCopy V (E & GX)
    • HardCopy IV (E & GX)
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • スタートガイド
    • HardCopy III
      • 概要
        • アーキテクチャ
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
    • HardCopy II
      • 概要
        • 消費電力
        • SEU
        • 性能
      • エンド・マーケット
      • 資料
      • スタートガイド
  • 市場要求への対応
    • RoHS 準拠
      • 資料
    • 温度グレードと温度範囲
    • 拡張温度
    • 軍用機器温度
  • コンフィギュレーション
    • Enhanced Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
    • Serial Configuration
      • 概要
      • デザイン・ユーティリティ
      • 特長
      • 資料
  • 標準デバイス
    • 製品一覧
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール