Excalibur ペリフェラル

UART

UARTは、プロセッサと他のUART 装備デバイスとの間に低速（230 K ボー以下）のシリアル・インタフェースを提供します。 また、必要なすべてのパラレル-シリアル変換およびシリアル-パラレル変換も実行し、さらにどちらも 16 バイトの深さの受信および送信 FIFO (First-in First-out) バッファを備えています。 UART の動作をモニタするステータス・レジスタは、特定の条件で割り込みを生成できます。

汎用タイマ

汎用タイマは、2 チャネルの 32 ビット・プリスケーラ付き 32 ビット・タイマです。 このタイマは、フリーランニング（ハートビート）タイマ、Ｉnterrupt-on-Limit 付きまたはプログラマブル遅延後のワンショット割り込み機能付きソフトウェア制御インターバル・タイマとして使用できます。 プリスケーラは、制限値に達したときにのみクロック・イネーブル信号を生成することによって、タイマへの入力クロックを減らすために使用されます。

ハートビート・モードでは、タイマはタイマ・スタート・ビットがセットされている限りカウントを続けます。 タイマはプログラムされた制限値に達すると、自動的にゼロにリセットされます。 各サイクルの終わりに割り込みが要求されます（イネーブルされている場合）。 インターバル・タイマ・モードでは、ソフトウェア制御の下でクロックを開始および停止するためにスタート・ビットのステータスが使用されます。 タイマがプログラムされた制限値を通過すると、割り込みが生成されます（イネーブルされている場合）。 ワンショット遅延モードでは、スタート・ビットが 1 にセットされるとタイマはゼロにリセットされ、カウントはプログラムされた制限値に達するまで 1ずつ増分されます。制限値に達すると、タイマは割り込みを生成します（要求される場合）。

ウォッチドッグ・タイマ

ウォッチドッグ・タイマは、電源電圧の低下やその他の障害に起因するソフトウェア障害からシステムを保護するために使用されるワンショット・インターバル・タイマです。 このタイマはソフトウェア制御の下で定期的にリセットしなければなりません。 カウンタが満了した場合（すなわち、ソフトウェアがタイマをリセットしない場合）は、デバイス全体がリセットされシステムはセーフ・モードに戻ります。

割り込みコントローラ

ARM922T™ プロセッサには、割り込み要求(IRQ)と高速割り込み要求(FIQ)の 2つの割り込み入力があります。 Excalibur デバイスは、ストライプのペリフェラルから最大 10 個、ピンからの 1つの外部割り込み、および FPGA インタフェースからの最大 64 個の割り込みを可能にする割り込みコントローラを内蔵しています。 FPGAに配線されている 6 本の割り込みラインのそれぞれが独立した IRQ または割り込みバス（FPGA の独立した割り込みコントローラを使用して、最高 64のIRQ を生成）として機能することができます。

これらすべての割り込みがマスク可能であり、プログラム可能な優先順位を持ち、IRQ 入力または FIQ 入力から割り込みを要求することができます。 割り込みが要求されると、IRQ または FIQ ピンがアサートされます。 プロセッサは割り込みコントローラ内のレジスタ値を読み出し、割り込みを生成した割り込みソースにアクセスして、適切な割り込みサービス・ルーチン (ISR) の実行を許可します。

FPGA 割り込みバスの最も基本的な 3つの動作モードは、6つの個別割り込みソースで、各割り込みは直接コントローラに接続されます。 この 6 ビットが 1つの割り込み要求を示すことができ、優先順位は 6 本のデータ・ライン上でエンコードされます。 最終的に、1つの割り込み要求を 5 ビットの優先順位値で使用することができます。

ペリフェラル割り込みのうち 5 つもFPGAにドライブされ、ハードウェア割り込みサービスを可能にします。 プロセッサはそれでも割り込みコントローラの個別の割り込みフラグをクリアしなければなりません。