CPLD 入門: CPLD の利点を解明

CPLD は、エレクトロニクス機器設計にさまざまなメリットを提供します。

• 設計時間を飛躍的に短縮し、製品を迅速に市場投入することができます。
• アルテラのCPLD は高い柔軟性を持ち、製品開発のどの段階でもデザインの変更が可能です。開発の最終段階におけるデザイン変更も可能です。
• コスト効率のある統合力により、カスタム機能を低コストで実現できます。

ASIC の代わりに CPLDを採用する理由

• 【時間】　 CPLD ではより迅速な設計が可能
• 【スペック】 CPLD はより柔軟性があり、設計終盤でのデザイン変更が可能
• 【リスク】　 CPLDでは市場の不確定要素に起因するリスクの分散が可能

ASSPの代わりに CPLD を採用する理由

• 【カスタム統合】　ASSP は、固定ファンクション用途に制限
• 【柔軟性】 　CPLD は、開発プロセスの終盤での変更が可能
• 【プラットフォーム設計】 　基本的な機能セットの作成からスタートした後、迅速なカスタマイズにより新規アプリケーションの実現が可能

マイクロプロセッサー の代わりに CPLD を採用する理由

• 【コスト】　　多数の I/O ピンを有するマイクロプロセッサーは、通常CPLDより高価
• 【スピード】　CPLD は、いかなる機能もリアル・タイムでより迅速に実現
• 【柔軟性】 　CPLD は、より高い柔軟性を提供 –  いずれのピンでもいかなる機能の実現が可能

消費電力の大幅な低減やデバイスの小型化の実現により、ポータブル製品においてCPLD が多くの機能を実現しています。

詳細は、以下をご覧ください。

設計のフローは、下記の図で表すように、いくつかのステップに分類されます。

• デザイン - RTL によりデザインが作成されます。設計者は、グラフィカル・デザイン入力手段（回路図キャプチャーに類似）、あるいはVHDL、Verilog などのHDL ハードウェア記述言語を使用できます。
• コンパイル - デザインのRTLが実際のデバイスにプログラムできるネットリストに変換されます。
• 機能検証 - デザインの基本動作および機能を検証されます。例えば、カウンタは正しくカウントするか、ステート・マシーンのシーケンスは適切かなど。但し、この段階ではタイミング・パラメータの検証は行えません。
• 配置配線 - デザインは、実際のデバイスにフィットするように変換されます。変換されたファイルは、実際の回路にプログラムできます。
• タイミング検証 - 配置配線後、タイミングのパラメーターを定義し、シミュレーションが可能になります （例： カウンタは、可能な限り高速に設定する必要があるのか）。
• プログラミング - 最終デザインを実際のデバイスにプログラムします。

CPLD の設計すべてをアルテラの Quartus II 開発ソフトウェアで実現します。