

シャープ社デュアルビュー液晶および標準 LCD に対応する フレキシブルなアーキテクチャ

はじめに

今日のコンシューマおよびオートモーティブ・エレクトロニクスの最も一般的な要素の1つは、液晶ディスプレイ (LCD) です。LCD テクノロジーは、あらゆるサイズ、電力、および画像品質要求条件を満たす、さまざまな製品を生み出してきました。最近では、シャープ社が他社に先駆けて、見る角度により2種類の画像を表示可能なデュアルビュー液晶製品を開発しました。

標準 LCD が高い人気を得たため、ASSP からフル・カスタム・デバイスまで、半導体ソリューションの多くは標準 LCD をドライブしています。これらのデバイスは固定ファンクション・ソリューションであり、特定のアプリケーションのニーズをサポートする柔軟なソリューションか、または製品ラインや製品ファミリの場合のように似通った複数のアプリケーションをサポートするスケーラブルなソリューションのいずれかを必要とする製品開発者に対して、その選択肢を制限することがあります。デュアルビュー液晶製品には標準のドライバ・ソリューションは存在しません。そこで、この製品をサポートするためのカスタム・ソリューションが必要です。本書では、標準 LCD 製品とデュアルビュー液晶製品の両方をサポートする、FPGA およびソフト・コア・エンベデッド・プロセッサを採用した革新的アーキテクチャについて説明します。

LCD をドライブする従来のソリューション

従来の LCD ソリューションには、複数同時ディスプレイ、異なるディスプレイ・タイプ、非標準解像度または超高解像度、要求条件の変化、製品寿命の延長、複数のメモリ規格のサポートなどの点で、限界があります。

複数同時ディスプレイ: アプリケーションによっては、同じまたは異なるイメージ・コンテンツを表示する複数のディスプレイを同時にドライブする必要があります。さらに、これらのディスプレイの解像度が同じでない場合もありますが、ほとんどのディスプレイ・ドライバはこれをサポートしていません。

異なるディスプレイ・タイプ: デュアルビュー液晶と標準 LCD の両方が存在するアプリケーションの場合、従来のソリューションでは各 LCD タイプをドライブするために別々のデバイスが必要ですが、これは非効率的です。ASSP やフル・カスタム・デバイスを製造するには大規模な先行投資と長期の開発期間を要するため、両方のディスプレイ・タイプをサポートする固定ファンクション・デバイスはまだ実用化されておらず、今後しばらく実用化される見込みはありません。

非標準解像度または超高解像度: 固定ファンクションのディスプレイ・ドライバ・デバイスは、それぞれ特定の解像度しかサポートできません。したがって、非標準解像度または超高解像度によって製品の差別化を図ろうとする開発者の能力を生かすことができません。

製品の寿命期間における要求条件の変化: 製品の寿命期間において、開発者が異なるイメージ・コンテンツ、例えば異なる解像度、3D グラフィックス、新しいビデオ・フォーマットなどをサポートしたいと考えても、固定ファンクション・デバイスでは不可能です。

製品寿命の延長: オートモーティブ・アプリケーション用の製品など、LCD を使用する多くの製品は、長年にわたり製造可能でなくてはなりません。それにもかかわらず、ASSP およびカスタム・デバイスのベンダは、任意の時点で (時には製品の発表後わずか18か月で) 製造を中止することがあります。その多くは、市場の拡大が期待できないと判断したり、主要な顧客を失った場合です。製造の中止は、その製品の残存顧客にとって重大な製造上の問題となります。


メモリ規格のサポート: 固定ファンクション LCD ドライバは一般的に、SDRAM など、1つのメモリ規格しかサポートしていません。そのため、開発者は異なるメモリ・タイプを使用して、より高い性能や価格/性能比を達成することができません。

FPGA ベースの LCD ドライバ・アーキテクチャ

LCD パネルをドライブする固定ファンクション・デバイスが持つ限界は、それを FPGA とソフト・コア・プロセッサ・ソリューションの組み合わせに置き換えることによって克服できます。FPGA の柔軟性は広範囲の LCD パネル要求条件をサポートします。例えば、適切なメモリ・コントローラを使用することで、多くの異なるメモリ規格がサポートされます。また、FPGA のリコンフィギュラビリティにより、製品の製造後に設計者が LCD ドライバ機能を変更することができ、フィールドでの製品のアップグレードや機能強化が容易になります。ソフト・コア・プロセッサ開発環境を利用して、設計者はさまざまな LCD パネル構成をドライブするための要素を高速かつ効率的に組み立て、FPGA に実装することができます。


アルテラは、標準 LCD とデュアルビュー液晶の両方をサポートするというデザイン課題を初めて解決し、製品の開発者や製造者が半導体コンポーネントの製造中止を懸念することなく、各自のニーズに基づいて複数のデバイスの中から選択可能にする LCD ドライバ・アーキテクチャを提供します。このアーキテクチャはアルテラの Cyclone® FPGA シリーズのデバイスと Nios® II ソフト・コア・エンベデッド・プロセッサを使用し、5 個のモジュールをベースにしています。5 個のモジュールは、それぞれ対応する機能によって定義され、2 個の BT-656 ビデオ入力、LCD コントロール、SDRAM コントロール、および I²C コントロールです。プロセッサはシステムの全体的な制御と調停を実行します。Cyclone シリーズ FPGA 上に実装され、Avalon® バスで接続されたこれらのモジュールは、800x480 解像度のデュアルビュー液晶パネルをドライブするために必要なスループットとビデオ帯域幅をすべて実現します。このシステム例のブロック図を図 1 に示します。

図 1. FPGA ベースの LCD ドライバ・システムのブロック図




アルテラ FPGA ベースの LCD ドライバ・アーキテクチャの要素を詳しく説明するには、デュアルビュー液晶パネルの動作を標準 LCD パネルと比較すると理解しやすくなります。この革新的なテクノロジーでは、2つの独立した画像を同じ LCD の物理ガラス面に同時に表示することができます。画像はサイド・バイ・サイドやピクチャ・イン・ピクチャで表示されるのではなく、同時に2つの光学的視錐体 (optical viewing cone) で別々に表示されます。1つの錐体は右側から、1つの錐体は左側から表示します (図 2 に示しています)。オートモーティブ・アプリケーションを例にとると、ディスプレイを左側から見ている運転者はダッシュボードの計器やナビゲーション情報を確認し、ディスプレイを右側から見ている搭乗者は映画を観ることができます。どちらの画像もディスプレイの画面全体に表示されます。

図 2. デュアルビュー液晶は 2 つの視錐体を生成



電気的には、デュアルビュー液晶パネルは標準 LCD パネルと同じです。標準 LCD パネル同様に、データはディスプレイを左から右に、上から下に走るロウ・カラム・ピクセル・マトリックスでディスプレイに書き込まれます。さらに、タイミング信号と同期信号も標準のガラス LCD と同じです。デュアル・イメージ効果は、物理的な手段で生み出されます。液晶物質の上に光ディレクタ層（図 3 の水色の部分）があり、サブピクセルからの光をそれぞれ独立した視界に送ります。

図 3. サブピクセル情報の光方向




光ディレクタは静的であるため、適切な画像が生成されアライメントされるかは、その下にあるサブピクセル・データの構成に依存します。したがって、サブピクセル・データがディスプレイに書き込まれる前に、データの再構成とミキシングが実行されなければなりません（図 4 に示しています）。図 5 に示すデュアルビュー液晶パネルでは、図内の番号でわかるように、1つの画像のサブピクセルが、もう1つの画像のサブピクセルと交互に配置されています。2つの画像は一緒に「織り込まれる」ため、有効ディスプレイ解像度を水平方向に分割します。例えば、ディスプレイの合計解像度が 800x480 であれば、表示される各画像は 400x480 になります。画像はディスプレイの水平方向全体で引き伸ばされるため、見ている側がこの解像度の違いを意識することはありません。

図 4. 標準 LCD 上のサブピクセルの構成



図 5. デュアルビュー液晶上のサブピクセルの構成



BT-656 ビデオ入力モジュール

BT-656 ビデオ入力モジュール (図 6 に示します) は ITRU-BT656 デジタル・ビデオ標準と互換性を持つように設計されています。このモジュールは、色空間変換 (CSC)、クリッピング、デインタレース、スケーリング、および RGB 565 パック操作を処理します。各操作は順に実行され、Nios II プロセッサで制御されるレジスタによってパラメータ化されます。オプションで、ビデオ入力を出力フォーマットに合わせてクリッピングしたり、スケーリング・アップまたはスケーリング・ダウンすることができます。レジスタにより、システムを多様なディスプレイ解像度や NTSC、PAL、SECAM などの入力ビデオ・フォーマットに対してカスタマイズできます。モジュールのビデオ・データは 32 ビット・ダイレクト・メモリ・アクセス (DMA) を介して外部 SDRAM フレーム・バッファに送られます。ピクセル・データは RGB 565 フォーマットにパックされ、DMA 中に 2 ピクセルが 1 ワードとして転送されます。これはビデオ帯域幅とメモリ・アクセスの全体的な効率を大幅に向上させます。

図 6. BT-656 ビデオ入力モジュール




図 1 のシステム・ブロック図には、2 個の BT-656 ビデオ入力モジュールが含まれており、システムに 2 つのビデオ入力ソースを提供します。2 番目のビデオ・パスは、車載用ナビゲーション・システムのデジタル RGB 出力などの別のデジタル・ソースに置き換えることもできます。BT-656 ビデオ入力モジュールを追加することも可能であり、その場合、モジュール数に関する唯一の制限は、利用できる FPGA リソースです。


800x480 解像度のデュアルビュー液晶パネルを例に説明します。この解像度は、両方のソースが 400x480 にスケーリングされることを要求します。ビデオ・モジュールはシステム内のすべてのイメージ・スケーリングを処理します。レジスタと Nios II プロセッサの制御設定を参照して、ビデオ・モジュールは必要な出力フレーム解像度を正確に設定します。次に、各ソースから生成されたビデオ・フレームが、DRAM バッファ内に個別に入れられます (図 7 を参照してください)。

システムについて考慮すべき主要な項目の 1 つは、メモリ帯域幅です。システムがダブル・データ・レート (DDR) RAM (または同等の機能) で設計されている場合、入力データ・パスを追加することは可能です。しかし、DDR を追加すれば、追加の内部バス幅が必要となります (32 ビット DDR を追加すると 64 ビット幅の内部バスが生成されます)。追加されたメモリ帯域幅はより多くの FPGA リソースを要求し、これに対応するには適切な FPGA デバイスを選択できることが必要です。

LCD コントローラ・モジュール


LCD コントローラ・モジュールは、3 つの 16 ビット・カラー画像レイヤと、オプションで 2 つの 8 ビット・パレット・レイヤを含む、多層 LCD コントローラです (図 7 を参照)。各レイヤは別々の DMA マスタで形成および制御され、外部 DRAM ベース・フレーム・バッファの効率的なパーティショニングを作成します。これによって、各 DMA マスタはデータが必要なおきいつでもフレーム・バッファから読み出すことができ、LCD コントローラ・モジュールは外部メモリに格納されている任意のフレーム解像度または画像サイズを読み出すことができます。

図 7. LCD コントロール・モジュールのブロック図




各レイヤ・マスタがメモリからデータを読み出すと、LCD コントローラ・モジュールはレイヤを1つのフレームに結合（フラット化）します。この結合されたフレームが次にLCDに送信されます（図8を参照してください）。LCD コントローラ・モジュールはレイヤを結合するとき、（バックグラウンド・レイヤ、レイヤ0を除く）それぞれに、アルファ値または透過性係数を適用します。また、各レイヤを完全にターン・オンまたはターン・オフできるため、必要に応じてレイヤをアクティブにしたり非アクティブにすることができます。

図 8. レイヤの結合またはフラット化



有限レイヤ制御はデュアルビュー液晶パネルを制御する手段の1つです。各ビデオ・ソースは別々の、同サイズのフレーム・バッファに送られます。再度、800x480 解像度のデュアルビュー液晶パネルを例にとります。この出力解像度は各ビデオ・フレームのサイズが400x480でなければならないことを定義しますが、タイミングおよび同期をとる目的で、LCD コントローラはフル解像度の800x480を制御するように設定されます。2通りに表示される画像を形成するために、2つのビデオ・レイヤのDMA コントローラは、それぞれのフレーム・バッファから交互ピクセルを取得します。各ビデオ・レイヤで、1つおきのピクセル位置にデータが配置されます。レイヤが互いに1ピクセルだけオフセットされ、1つのレイヤにフラット化されて出力画像フレームを生成します（図9を参照してください）。このプロセスは全体的なディスプレイ・タイミング・パラメータを保持し、FPGAが2つのレイヤのピクセル情報を一緒に織り込むことを可能にします。

図 9. デュアル・ビュー・レイヤの形成



リソース利用と実装

FPGA ベースの LCD ドライバ・アーキテクチャは、標準 LCD とデュアルビュー液晶を含め、さまざまなサイズの LCD パネルをサポートするように容易に拡張できます。カスタマイズされたオン・スクリーン・ディスプレイ、スプラッシュ画面、グラフィックス・アクセラレーション、3D レンダリング、任意の数の LCD パネルのサポートといった追加機能は、FPGA デザインに機能を追加し、適切なサイズの FPGA を選択して実装することによって実現されます。

FPGA ベースのアーキテクチャを使用すると、製品の開発者は、デザインの柔軟性を得られるだけでなく、性能を犠牲にすることなくコスト効率を高めることができます。図 1 に示されている FPGA 要素は、Cyclone II FPGA の約 12,000 個のロジック・エレメント (LE) を利用しますが、これは EP2C20 Cyclone II デバイスの 70 パーセント以下です。EP2C20 Cyclone II デバイスは 50 万個量産時のコストは \$10 以下であり、実装コストは約 US\$7 です。Cyclone III デバイスでは、同じデザインが使用する LE は約 9,000 個で、実装コストは US\$4 以下です。

Jabil の実装

Jabil Circuit, Inc. は、LCD をドライブするために自動車業界が従来採用している個別対応の単独ソリューションでは、同社の電子機器受託製造サービス (EMS) ビジネス・モデルに適合しないと判断しました。顧客に最適価格のソリューションを提供するために必要な規模の経済を達成するために、Jabil はアルテラ・ベースの LCD ドライバ・アーキテクチャを使用して柔軟かつスケーラブルなディスプレイ・システムを製造しました。Jabil のアーキテクチャは、図 1 のシステムのバリエーションを利用して、デュアルビュー液晶を含む複数のサイズおよびバージョンのシャープ製デジタル LCD を効率的にドライブします。

多くのディスプレイをサポートするバリエーションは、アルテラの FPGA にプログラムされるデザインを変更することで作成されますが、顧客の要求条件は多種多様であるため (ビデオ入力タイプ、バックライト・ドライブ回路など)、シンプルかつ高度なハードウェア戦略が要求されています。そこで、Jabil は LCD 市場の現在および将来の傾向を分析し、コア・アーキテクチャを使用しながら特定のハードウェアを顧客および LCD の要求条件に合わせて容易に変更できるポピュレーション/デポピュレーション戦略を開発しました。7" LCD フォーム・ファクタ内に収まるこのデザインにより、Jabil はベース・デザインに基づいてバリエーションをコスト効率よく製造することができます。

アルテラ・ベースの LCD ドライバ・アーキテクチャを使用して、Jabil では Base、High Content、およびデュアルビューの 3 つのバリエーションを開発しました。これらは、車載用エンターテインメントおよび情報システムに必要なビデオ表示コンポーネントをすべて含んでいます。Jabil アーキテクチャと Cyclone FPGA ファミリのスケーラビリティによって、機能の要求に応じたさまざまなコスト/機能トレードオフが可能になり、コンポーネント・コストが最小化されます。

Jabil Base リヤシート・エンターテインメント (RSE) モジュールは、ヘッドレストおよび天井取り付けビデオ・プレイバック用です。このモジュールは、コンポジット・ビデオ・ベースバンド信号 (CVBS) の処理および表示を必要とする車両システムと互換性があります。冷陰極蛍光ランプ (CCFL) は、パルス幅変調 (PWM) 入力の指示による LCD バックライトの可変輝度調整を提供します。NTSC および PAL ビデオ・フォーマットが両方ともサポートされており、自動で検出されるか、ビデオ・モード PWM 入力により手動で指示されます。複数のビデオ・スケーリング・モードもサポートされています。車両適合電源は高信頼性動作および車両環境との互換性を保証します。

High Content モジュールは、コンポジット・ビデオまたはコンポーネント・ビデオの処理および表示を必要とする車両システムと互換性があります。これらは RSE の場所かセンター・スタックに置きます。互換性のあるビデオ・フォーマットは、コンポジット NTSC、コンポジット PAL、S-Video NTSC、およびアナログ RGB です。コンポジット NTSC およびコンポジット PAL ビデオ・フォーマットは自動で検出されるか、手動で制御されます。スケーリング・エンジンを使用して複数のビデオ・フレーム・サイズが達成され、表示されるコンテンツの透明度とフェーディングのためにアルファ・ブレンディングがサポートされています。フレーム・バッファは bobbing または weaving 手法によるデインタレーシングを可能にします。通信ネットワークは、ユーザによって調節される設定のリモート・コマンドを提供します。シングル・ワイヤ CAN、デュアル・ワイヤ CAN、LIN または UART インタフェースなどのオプションがあり、すべてモジュール・リプログラミングをサポートしています。

PC ベースのツールを利用してオン・スクリーン・ディスプレイ (OSD) プロセッサを開発し、アルテラの FPGA にダウンロードすることができます。このプロセッサでは、通信ネットワークを介してリモートでナビゲートされるメニューを使用して、ユーザによって調節される制御設定のグラフィカル・フィードバックが可能です。パワーアップ時またはビデオ入力がない間の制御設定とディスプレイのカスタム・グラフィック画面は、不揮発性メモリに保存され、内部モジュール診断で動作状態が検証されます。

Jabil デュアルビュー・モジュールは、1つのモジュールで複数の搭乗者が別々のビデオ・コンテンツを観ることを可能にするビデオ表示コンポーネントです。デュアルビュー液晶パネルは左右の視界に交互のビデオ・ストリームを表示します。並列のチャンネルはいずれかの視界に割り当てられており、同じ画像を両方の視界に統合することによってシングルビュー・エミュレーションもサポートされています。NTSC CVBS と PAL CVBS の両方がサポートされています。デュアルビュー・モジュールはオプションの補助 RGB デコーダまたは RGB デシリアライザを含めて製造することができ、パラレル・ロジックや LVDS を YCbCr および RGB パラレル・デジタル・フォーマットに利用できます。High Content アーキテクチャにおけるビデオ・フォーマット、スケーリング、アルファ・ブレンディング、フレーム・バッファ、通信ネットワーク、不揮発性メモリ、および OSD のサポートが、このアーキテクチャでもサポートされています。

Jabil が従来の LCD ドライバ・ソリューションと Jabil のアーキテクチャを比較分析した結果、Jabil ソリューションの方が従来のソリューションよりも資材 (BOM) 費が削減されることが判明しました。これらのアーキテクチャ基準を開発することで、Jabil は顧客のコスト削減を支援します。顧客は大規模な NRE 投資を行う代わりに、デザインに追加する独自の機能に対して NRE コストをかけるだけで済みます。現在、Jabil では 3つのアーキテクチャ・バージョンで利用可能な仕様書およびデータ検証 (DV) 済み部品を提供しています。

まとめ

アルテラの FPGA およびソフト・コア・エンベデッド・プロセッサ・テクノロジーを利用して、デュアルビュー液晶パネルと標準 LCD パネルの両方をサポートする最初の LCD パネル・ドライバ・アーキテクチャが開発されました。このスケラブルで柔軟なアーキテクチャは、従来の LCD ドライバ・ソリューションにおける欠点の多くを克服するものです。アーキテクチャに含まれる Nios II プロセッサは多機能かつパワフルで、追加のエンベデッド・プロセッサ機能を実行します。また、Nios II プロセッサを使用して、既成のエンベデッド・プロセッサの必要性を減少または解消することにより、さらなる高効率とコスト削減を達成できます。

詳細情報について

- Sharp to Mass Produce World's First LCD to Simultaneously Display Different Information in Right and Left Viewing Directions:
http://www.sharp-world.com/corporate/news/050714_2.html

謝辞

- Brian Petku, Senior Field Technical Manager, Sharp Microelectronics of the Americas, Sharp Corporation
- Dave Anderson, Field Applications Manager, Trilogy Marketing
- Pat Hourigan, Technical Marketing Manager, Jabil Circuit
- Martin S. Won, Senior Member of Technical Staff, Altera Corporation
- Roger May, Manager AIM Systems Solutions Group, Altera Corporation

この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。

JABIL
SHARP

ALTERA®

101 Innovation Drive
San Jose, CA 95134
(408) 544-7000
<http://www.altera.com>

Copyright © 2007 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, specific device designations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera Corporation. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.