FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

オンライン資料: ホワイトペーパー

ホーム > 製品情報 > 資料 > ホワイトペーパー

アクロバットリーダーのダウンロード

 


日本語版資料は、英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。
こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。

 

タイトル バージョン リリース日 容量 資料パートナンバ
ホワイトペーパー
FPGA による高品位ビデオのデインタレーサ New

ver 1.0, Oct 2009, 1 MB

1.0Jan 20101 MBWP-01117-1.0/JP
SATA/SAS 対応の40nm FPGA ソリューション New

ver 1.3, Mar 2009, 404 KB

1.3Jan 20102 MBWP-01093-1.3/JP
FPGAを使用したビデオおよび画像処理デザイン

ver 1.1, Mar 2007, 488 KB

1.1Mar 2007426 KBWP-VIDEO0306-1.1/JP
TimeQuest タイミング・アナライザ :FPGA 設計における SDC のネイティブ・サポート

ver 1.0, May 2006, 792 KB

1.0May 20061 MBWP-TMQST-1.0
FPGAを使用した医療画像処理の実装

ver 1.0, Apr 2006, 190 KB

1.0Apr 2006462 KBWP-MEDICAL-1.0
FPGA 性能のベンチマーク手法

ver 1.6, Aug 2007, 246 KB

1.5Nov 2006466 KBWP-FPGAPBM-1.5
Cyclone II 製品概要

ver 2.0, May 2005, 132 KB

1.0May 2005132 KB 
FPGA を使用した放送ビデオ・インフラストラクチャの実装

ver 1.2, Mar 2007, 596 KB

1.2Mar 2007614 KBWP-BRDCST0306-1.2
IPTV キー・ブロードキャスト・ビルディング・ブロック

ver 1.0, Apr 2006, 486 KB

1.0Mar 2006443 KBWP-BRDCST-1.0
FPGA への統合による、ビデオ/ 画像処理アプリケーションの性能向上

ver 1.2, Mar 2008, 58 KB

1.2Sep 2009296 KBWP-AAB090705-1.2/JP
FPGA のDSP 機能統合による、画像処理アプリケーションの性能向上

ver 1.2, Mar 2008, 53 KB

1.2Sep 2009289 KBWP-AAB090505-1.2/JP
3Gbps SDI ビデオ(SMPTE 424M)

ver 1.0, Apr 2006, 332 KB

1.0Apr 2006715 KBWP-3GBPS-1.0
業界最小コスト、最小消費電力FPGA によるトータル・システム・コストの削減

ver 1.0, Nov 2009, 8 MB

1.0Nov 20092 MBWP-01113-1.0/JP
高信頼性システムおよび情報セキュリティ・システム向けのデザイン・セパレーション

ver 1.0, Jun 2009, 159 KB

1.0Jul 2009422 KBWP-01110-1.0/JP
40G/100G アプリケーションにおける10 Gbps トランシーバの活用

ver 1.3, Feb 2010, 1 MB

1.2Nov 20092 MBWP-01080-1.2/JP
トランシーバーを内蔵した40 nmFPGA およびASICによる技術革新

ver 1.3, Mar 2009, 932 KB

1.2Feb 20091 MBWP-01078-1.2/JP
Quartus IIインクリメンタル・コンパイルによる生産性の向上

ver 1.0, May 2008, 169 KB

1.0Jun 2008385 KBWP-01062-1.0/JP
Stratix IV FPGAの消費電力管理およびその優位点

ver 1.2, Dec 2008, 2 MB

1.0Aug 20082 MBWP-01059-1.0/JP
40 nmプロセス・ノードによる最先端のカスタム・ロジック・デバイスの実現

ver 1.1, Feb 2009, 377 KB

1.0Aug 20081,010 KBWP-01058-1.0/JP
アルテラの40 nm: ジッタ、シグナル・インテグリティ、電源、およびプロセスが最適化されたトランシーバ

ver 1.0, May 2008, 3 MB

1.0Aug 20083 MBWP-01057-1.0/JP
低コストFPGA製品を使用したMSAN製品の開発

ver 1.1, Jan 2008, 624 KB

1.1Apr 20081 MBWP-01046-1.1/JP
ポータブル・アプリケーションで消費電力を大幅に削減するゼロ・パワー CPLD の使用

ver 1.2, Jul 2009, 1 MB

1.1Jan 20082 MBWP-01042-1.1/JP
マイクロコントローラを CPLD で置き換える6通りの方法

ver 1.2, Jul 2009, 1 MB

1.1Dec 20071 MBWP-01041-1.1/JP
産業用イーサネットに対応する柔軟性の高いソリューション

ver 2.0, Jul 2009, 852 KB

2.0Dec 20092 MBWP-01037-2.0/JP
DDR3 SDRAM メモリ・インタフェースのレベリング手法の活用

ver 1.0, Nov 2007, 812 KB

1.0Feb 20081 MBWP-01034-1.0/JP
FPGA によるハイ・パフォーマンス・コンピューティングの高速化

ver 1.1, Oct 2007, 956 KB

1.1Jan 20081 MBWP-01029-1.1/JP
フレキシブルな車載用機器デザインの実現

ver 1.1, Sep 2007, 239 KB

1.0Dec 2006268 KBWP-01025-1.0
ホーム・ネットワーキングのQoS

ver 1.1, Jan 2010, 524 KB

1.0Jul 2007766 KBWP-01024-1.0/JP
FPGA デザインと DSP デザインの信頼性とメンテナンス性の比較

ver 1.1, May 2007, 147 KB

1.0Apr 2007303 KBwp-01023-1.0
デジタル放送品質の追及 : ホット・スポットへの対応

ver 1.2, Feb 2008, 679 KB

1.1Apr 20071 MBWP-01022-1.0
Cyclone III FPGA を使用した、より鮮明な LCD HDTV の実現

ver 1.0, Mar 2007, 214 KB

1.0Mar 2007383 KBWP-01018-1.0
急成長するワイヤレス・アプリケーションに対応する Cyclone III FPGA

ver 1.0, Mar 2007, 683 KB

1.0Mar 20071 MBWP-01017-1.0
65nm Cyclone III FPGA における低消費電力の実現

ver 1.1, Apr 2007, 699 KB

1.1Mar 2007841 KBWP-01016-1.0/JP
コンシューマ・ディスプレイ製品で要求される急速な機能拡張への対応

ver 1.0, Mar 2007, 980 KB

1.0Mar 20071 MBWP-01015-1.0
シャープ社デュアルビュー液晶および標準 LCD に対応するフレキシブルなアーキテクチャ

ver 1.2, Mar 2007, 2 MB

1.2Mar 2007777 KBWP-01014-1.2
Stratix III FPGA の QDR II および QDR II +サポート

ver 1.0, Nov 2006, 2 MB

1.0Nov 2006966 KBWP-01013-1.0
Stratix III FPGA におけるSEU の確実な緩和

ver 1.0, Feb 2007, 801 KB

1.0Jul 2009910 KBWP-01012-1.0/JP
Stratix III のデザイン・セキュリティ

ver 1.5, Sep 2009, 44 KB

1.4Nov 2006377 KBWP-01010-1.4
Stratix III FPGA シグナル・インテグリティ

ver 1.0, Nov 2006, 797 KB

1.0Nov 2006639 KBWP-01008-1.0
Stratix III FPGA vs. Xilinx Virtex-5 デバイス :アーキテクチャおよび性能の比較

ver 2.1, Oct 2007, 949 KB

1.0Nov 2006882 KBWP-01007-1.0
Stratix III プログラマブル・パワー

ver 1.1, May 2007, 632 KB

1.0Nov 2006841 KBWP-01006-1.0/JP
FPGA アーキテクチャ

ver 1.0, Sep 2006, 637 KB

1.0Sep 2006602 KBWP-01003-1.0
65 nm 半導体プロセスの利点を提供するためのアルテラの方針

ver 1.1, Sep 2006, 345 KB

1.1Sep 2006543 KBWP-01002-1.1
ゼロ・パワー CPLD を使用したポータブル・アプリケーションにおけるトータル・システム・コストの削減

ver 2.2, Jul 2009, 504 KB

2.1Mar 20082 MBWP-01001-2.1/JP
MAX II CPLD を使用したポータブル・アプリケーションにおけるトータル・システム・コストの削減

ver 1.0, Jul 2006, 445 KB

1.0Jul 2006383 KBWP-01001-1.0
高信頼性鉛フリー化製品の製造における課題

ver 1.0, Feb 2004, 388 KB

1.0Feb 2004539 KBWP-CHMFGRELLDFR-1.0
APEX CAM を使用したスイッチおよびルータの設計法

ver 2.0, Oct 2000, 112 KB

2.0Oct 200068 KBM-WP-APEXCAM-02
Developing Functional Safety Systems with TÜV-Qualified FPGAs Updated 1.1Mar 2010446 KBWP-01123-1.1
Lowering the Total Cost of Ownership for Industrial Applications New 1.0Mar 2010404 KBWP-01122-1.0
Supporting Digital Television Trends with Next-Generation FPGAs New 1.0Feb 20102 MBWP-01120-1.0
Video Surveillance Implementation Using FPGAs1.1Mar 2007507 KBWP-VIDEOSRVL-1.1
Traffic Management for Testing Triple-Play Services1.0Mar 2006461 KBWP-TRFFC-1.0
Performing Equivalent Timing Analysis Between Altera Classic Timing Analyzer and Xilinx Trace3.0Oct 20071 MBWP-TMANAL-3.0
Stratix vs. Virtex-II Pro FPGA Performance Analysis1.1Nov 2004146 KBWP-STXVRTXIIPFP-1.1
Stratix II vs. Virtex-4 Density Comparison2.2Aug 2005264 KBWP-STXIIXLNX-2.2
Implementing Traffic Managers in Stratix II Devices1.0Feb 2004974 KBWP-STXIITRFC-1.0
Versatile Digital QAM Modulator1.1Jan 2006586 KBWP-STXIIQAM-1.1
Stratix II Performance and Logic Efficiency Analysis2.0Sep 20061 MBWP-STXIIPLE-2.0
Stratix II DSP Performance2.0Jan 2005241 KBWP-STXIIDSP-2.0
Architectural Differences Between Stratix II & Stratix Devices1.1Jan 2006324 KBWP-STXIIARDF-1.1
Transient Voltage Protection for Stratix GX Devices1.0Jan 2005283 KBWP-SGX012105-1.0
Stratix II GX Product Backgrounder1.0Oct 200543 KB 
Stratix II DDR2 System Validation Summary1.0May 20061 MBWP-S2DDR2SVS-1.0
MAX II Backgrounder1.0Mar 200434 KB 
MAX II I/O Characteristics During Hot Socketing1.0Mar 2006463 KBWP-M2HTSCKNG-1.0
Low-Cost FPGA Solution for PCI Express Implementation1.0Mar 2006148 KBWP-LWCST-1.0
The JRunner Software Driver: An Embedded Solution for PLD JTAG Configuration
     Source Code (623 KB)
1.7Mar 20061 MBWP-JRUNNER-1.7
Extended Temperature Support for Cyclone Devices1.1Jul 200428 KBWP-CYCETS-1.1
5.0-Volt Tolerance in APEX 20KE Devices1.2Aug 200088 KBWP-APEX5V-1.2
Automated Generation of Hardware Accelerators With Direct Memory Access From ANSI/ISO Standard C Functions1.0May 2006296 KBWP-AGHRDWR-1.0
Increase Flexibility in Layer 2 Switches by Integrating Ethernet ASSP Functions Into FPGAs1.1Feb 2006421 KBWP-AAB091005-1.1
Gain Flexibility, Lower Costs in Display Control Through Integration With FPGAs1.1Feb 2006265 KBWP-AAB090905-1.1
Optimize System Flexibility by Integrating Custom Microprocessors Into FPGAs1.1Feb 2006237 KBWP-AAB090805-1.1
Lower Costs in Broadcasting Applications With Integration Using FPGAs1.1Feb 2006215 KBWP-AAB090405-1.1
Reduce System Costs By Integrating PCI Interface Functions Into CPLDs1.3Mar 2008116 KBWP-AAB090305-1.3
FPGA Integration Increases Flexibility, Reduces Cost in Consumer Applications1.1Feb 2006204 KBWP-AAB090205-1.1
5.0-Volt Tolerance in APEX 20KE Devices1.0Apr 200070 KBA-WP-APEX5V-01.02
Taking Advantage of Advances in FPGA Floating-Point IP Cores1.0Oct 2009630 KBWP-01116-1.0
Optical Transport Networks for 100G Implementation in FPGAs1.0Oct 20091 MBWP-01115-1.0
Leveraging Cost-Optimized FPGAs to Deliver OTN Mapper Solutions1.0Oct 2009652 KBWP-01114-1.0
Adding Hardware Accelerators to Reduce Power in Embedded Systems 1.0Sep 2009722 KBWP-01112-1.0
Protecting the FPGA Design From Common Threats1.0Jun 2009193 KBWP-01111-1.0
Generating Panoramic Views by Stitching Multiple Fisheye Images1.0May 2009779 KBWP-01107-1.0
Avoiding PCB Design Mistakes in FPGA-Based Systems
(Taray Inc.)
1.0Mar 2009935 KBWP-01106-1.0
Enabling Image Format Conversion in FPGAs1.1Jun 2009615 KBWP-01105-1.1
Automating DSP Simulation and Implementation of Military Sensor Systems1.0Mar 2009373 KBWP-01104-1.0
Assessing FPGA DSP Benchmarks at 40 nm1.0Mar 2009463 KBWP-01102-1.0
Video Processing on FPGAs for Military Electro-Optical/Infrared Applications1.0Mar 2009309 KBWP-01101-1.0
Using FPGAs to Render Graphics and Drive LCD Interfaces1.0Apr 2009686 KBWP-01100-1.0
Implementing a Multirate Uncompressed Video Interface for Broadcast Applications1.0Mar 2009526 KBWP-01099-1.0
Enabling Ethernet-Over-NG-SONET/SDH/PDH Solutions for MSPP Linecards1.0Apr 2009102 KBWP-01098-1.0
Simplifying Simultaneous Multimode RRH Hardware Design1.0Mar 20091 MBWP-01097-1.0
Remote Radio Heads and the Evolution Towards 4G Networks
(Radiocomp)
1.1Feb 2009718 KBWP-01096-1.1
Generating Functionally Equivalent FPGAs and ASICs With a Single Set of RTL and Synthesis/Timing Constraints1.2Feb 2009459 KBWP-01095-1.2
Selecting the Ideal FPGA Vendor for Military Programs1.0Feb 2009163 KBWP-01094-1.0
FPGAs at 40 nm and >10 Gbps: Jitter-, Signal Integrity-, Power-, and Process-Optimized Transceivers1.0Apr 20093 MBWP-01092-1.0
Image-Based Driver Assistance Development Environment1.0Dec 2008419 KBWP-01091-1.0
Crest Factor Reduction for OFDM-Based Wireless Systems1.0Dec 2008164 KBWP-01090-1.0
Power-Optimized Solutions for Telecom Applications1.0Jan 2009594 KBWP-01089-1.0
40-nm FPGAs: Architecture and Performance Comparison1.0Dec 20082 MBWP-01088-1.0
Developing Multipoint Touch Screens and Panels With CPLDs1.1Feb 2009451 KBWP-01086-1.1
Controlling Analog Output From a Digital CPLD Using PWM1.0Nov 2008181 KBWP-01085-1.0
FPGAs Enable Energy-Efficient Motor Control in Next-Generation Smart Home Appliances1.0Nov 2008309 KBWP-01084-1.0
Implementing a Cost-Effective Human-Machine Interface for Home Appliances2.0Sep 2009305 KBWP-01083-2.0
Understanding Metastability in FPGAs1.2Jul 2009584 KBWP-01082-1.2
Energy-Aware Appliance Platform: A New Approach to Home Energy Control2.0Jul 2009286 KBWP-01077-2.0
Using LEDs as Light-Level Sensors and Emitters1.0Sep 2008409 KBWP-01076-1.0
Applying Graphics to FPGA-Based Solutions1.0Sep 2008131 KBWP-01075-1.0
Creating Low-Cost Intelligent Display Modules With an FPGA and Embedded Processor1.0Sep 2008725 KBWP-01074-1.0
A Flexible Architecture for Fisheye Correction in Automotive Rear-View Cameras1.2Oct 2008761 KBWP-01073-1.2
Implementing a Flexible CPLD-Only Digital Dashboard for Automobiles1.0Sep 2008296 KBWP-01072-1.0
Voltage Regulator Selection for FPGAs1.0Nov 2008306 KBWP-01071-1.0
Hardware/Software Co-Verification Using FPGA Platforms1.0Aug 2008754 KBWP-01070-1.0
Military Productivity Factors in Large FPGA Designs1.0Jul 2008443 KBWP-01067-1.0
Anti-Tamper Capabilities in FPGA Designs1.0Jul 2008310 KBWP-01066-1.0
DO-254 Support for FPGA Design Flows1.0Jul 200891 KBWP-01065-1.0
40-nm FPGAs and the Defense Electronic Design Organization1.0Jul 2008313 KBWP-01064-1.0
Military Benefits of the Managed Risk Process at 40 nm1.0Jul 2008993 KBWP-01063-1.0
Supporting Unknown FREF Video Applications With PLLs
     Unknown FREF Reference Design (931 KB)
1.0Mar 2008172 KBWP-01056-1.0
FPGA Run-Time Reconfiguration: Two Approaches1.0Mar 2008362 KBWP-01055-1.0
Enabling New Infotainment-Equipment Cost Structures With Open-System Architectures1.0Feb 2008757 KBWP-01054-1.0
Using FPGA-Based Channel Bonding for HDTV Over DSL1.0Feb 2008152 KBWP-01053-1.0
Electronic Warfare Design With PLDs and High-Speed Transceivers1.0Dec 20071 MBWP-01052-1.0
Floating-Point Compiler: Increasing Performance With Fewer Resources1.0Nov 2007542 KBWP-01050-1.0
Reducing the Cost of Wireless Backhauling Through Circuit Emulation1.0Jan 20082 MBWP-01049-1.0
Custom NPUs for Broadband Access Line Cards1.0Dec 2007639 KBWP-01048-1.0
Performing Equivalent Timing Analysis Between Altera TimeQuest and Xilinx Trace1.0Nov 20071 MBWP-01047-1.0
Addressing SWaP Challenges in Military Platforms With 65-nm FPGAs and Structured ASICs1.0Oct 2007792 KBWP-01045-1.0
FPGA Power Management and Modeling Techniques1.0Nov 2007696 KBWP-01044-1.0
DSP-FPGA System Partitioning for MIMO-OFDMA Wireless Basestations1.0Oct 2007972 KBWP-01043-1.0
Using Zero-Power CPLDs to Substantially Lower Power Consumption in Portable Applications1.0Dec 20071 MBWP-01042-1.0
Six Ways to Replace a Microprocessor With a CPLD1.0Dec 2007631 KBWP-01041-1.0
Guidance for Accurately Benchmarking FPGAs1.2Dec 2007848 KBWP-01040-1.2
Designing High-Performance DSP Hardware Using Catapult C Synthesis and the Altera Accelerated Libraries1.0Oct 2007687 KBWP-01039-1.0
Optimizing Radar and Advanced Sensors Functions With FPGAs1.0Sep 20071,007 KBWP-01038-1.0
Gain Flexibility and Increased Integration With Advanced Cyclone III FPGA PLLs1.0Oct 20071 MBWP-01036-1.0
Implementation of the Smith-Waterman Algorithm on a Reconfigurable Supercomputing Platform1.0Sep 20071 MBWP-01035-1.0
An FPGA Design Security Solution Using a Secure Memory Device1.0Oct 2007510 KBWP-01033-1.0
Comparing IP Integration Approaches for FPGA Implementation1.1Feb 2008195 KBWP-01032-1.1
FPGA Coprocessing Evolution: Sustained Performance Approaches Peak Performance1.1Jun 2009303 KBWP-01031-1.1
Customizing Multi-Service Access Network Silicon1.0Aug 2007724 KBWP-01030-1.0
Designing and Using FPGAs for Double-Precision Floating-Point Math1.1Aug 2007683 KBWP-01028-1.1
Designing Home Appliances With FPGAs1.0Jul 2007617 KBWP-01027-1.0
Architecture and Component Selection for SDR Applications1.0Jun 2007615 KBWP-01026-1.0
SEmulation: Turbocharging the FPGA Development Process1.0Mar 20071 MBWP-01021-1.0
Designing With Confidence for Military SDR Production Applications1.1Apr 20072 MBWP-01020-1.1
Building Flexible, Cost-Efficient Broadband Access Equipment Line Cards1.0Sep 2006303 KBWP-01005-1.0
Programmable Platform Solutions1.0Aug 2006756 KBWP-01004-1.0
Wrapper Latency in Excalibur Devices White Paper1.0Oct 2002161 KBWP-EXCWRPR-1.0
Accelerating WiMAX System Design with FPGAs1.0Oct 2004544 KBWP-FPGA102204-1.0
Increase Bandwidth in Medical & Industrial Applications With FPGA Co-Processors2.1Feb 2006494 KBWP-PLDMDCL-2.1
Traffic Management in Stratix GX Devices1.0Dec 200269 KBWP-STGXTRFFC-1.0
Enabling Quality of Service With Customizable Traffic Managers1.0Sep 2005265 KBWP-STXIITRFC-1.0
Performing Equivalent Timing Analysis Between the Altera Quartus II Software and Xilinx ISE2.0Jun 2005319 KBWP-TMANAL-2.0
Stratix GX in Switch Fabric Systems1.0Nov 2002222 KBWP-STXGXSFS-1.0
Improving Pin-to-Pin Timing in Stratix & Stratix GX1.0Apr 2004170 KBWP-STXTCO-1.0
Using Parity to Detect Memory Errors in Stratix Devices1.2Feb 200597 KBWP-STXPARITY-1.2
An Analytical Review of FPGA Logic Efficiency in Stratix, Virtex-II & Virtex-II Pro Devices1.1May 2003117 KBWP-STXVSVRTX-1.1
The Truth About Die Size: Comparing Stratix & Virtex-II Pro FPGAs1.0Feb 2003225 KBWP-STXVRTXII-1.0
Stratix Device Backgrounder1.0Feb 200250 KBN/A
The Benefits of Altera’s High-Speed DDR SDRAM Memory Interface Solution1.1May 2004358 KBWP-DDRFPGA-1.1
Stratix GX in Storage Applications1.0Nov 200280 KBWP-STXSTRAPP-1.0
Using Stratix GX Devices for SONET/SDH Backplanes1.1May 2004193 KBWP-STXSNTSDH-1.1
Soft Multipliers For DSP Applications1.0May 2003490 KBWP-DSPSFTMULT-1.0
DPA Circuitry and rx_dpa_locked Signal Behavior in Stratix III Devices1.0Jun 2008204 KBWP-01068-1.0
Basic Principles of Signal Integrity1.3Dec 2007548 KBWP-SGNLNTGRY-1.3
SerialLite Protcol Overview1.1Jul 2004136 KBWP-SERIALLT-1.1
Stratix II vs. Virtex-4 Performance Comparison2.0Sep 2006505 KBWP-S2052505-2.0
Stratix II vs. Virtex-4 Power Comparison & Estimation Accuracy1.0Aug 2005356 KBWP-S20805-1.0
Reed-Solomon Lab White Paper2.2Apr 2003598 KBWP-RSLABDSP-2.2
RS-232 Utility White Paper1.1Apr 200396 KBWP-RS232UTIL-1.1
Implementing a Queue Manager in Traffic Management Systems1.1Feb 2004125 KBWP-QMGR-1.1
Advantages of Quartus II Software over Xilinx ISE2.0Dec 2004293 KBWP-QII82004-2.0
Implementation of CORDIC-Based QRD-RLS Algorithm on Altera Stratix FPGA with Embedded Nios Soft Processor Technology1.0Mar 2004119 KBWP-STXQRD-01
Using Pre-Emphasis and Equalization with Stratix GX1.0Sep 20032 MBWP-SGXEQUAL-1.0
POS-PHY Level 4 MegaCore Optimization for the Intel IXP2800 Network Processor1.0May 2003120 KBWP-POSPHY4-1.0
Reduce Manufacturing Costs by Integrating Flash Device Programming1.2Mar 200846 KBWP-92005-1.2
Implementing OFDM Using Altera Intellectual Property White Paper1.0Mar 2001107 KBM-WP-IPOFDM-01
Accelerating Nios II Ethernet Applications1.0May 200566 KBWP-N2052505
MorphIO: An I/O Reconfiguration Solution for Altera Devices
     Tcl File (5 KB)
     Readme File (7 KB)
1.0May 200346 KBWP-I/ORECONFIG-1.0
Configuring the MicroBlaster Fast Passive Parallel Software Driver
     Source Code (25 KB)
1.0May 200361 KBWP-MCRBLSTRPLL-1.0
The Need for a High-Bandwidth Memory Architecture in PLDs White Paper2.0Oct 2003141 KBWP-TRIMATRIX-2.0
Implementing the MicroBlaster Configuration on the ColdFire Development Board
     Source Code for the MicroBlaster on ColdFire Board (167 KB)
1.0Feb 2002102 KBWP-MCRBLSTR-1.0
MAX II Logic Element to Macrocell Conversion Methodology1.0Mar 200472 KBWP-MXIILGC-1.0
MAX Series Configuration Controller Using Flash Memory2.0Sep 2009131 KBWP-M060605-2.0
Configuring the MicroBlaster Passive Serial Software Driver
     Configuring FPGAs Using MicroBlaster Software (83 KB)
1.0Feb 2002108 KBWP-M5206EC3-1.0
FPGA Design Security Solution Using MAX II Devices1.0Sep 200452 KBWP-M2DSGN 1.0
Board Design Guidelines for LVDS Systems1.0Jul 2000141 KBWP-DESLVDS-1.0
Implementing an IEEE Std. 802.16-Compliant FEC Decoder White Paper1.0Dec 200198 KBM-WP-IEEE802.16-1.0
Hot-Socketing & Power-Sequencing Feature & Testing for Altera Devices1.1May 2006319 KBWP-HTSCKTNG-1.1
The Evolution of High Speed Transceiver Technology1.0Nov 2002438 KBWP-STGXHST-1.0
Altera Hot-Socketing & Power-Sequencing Advantages1.2Feb 200479 KBWP-HTSCKT-1.2
Using Stratix II GX in HDTV Video Production Applications2.0Sep 2005106 KBWP-STXGXDTVS-2.0
Minimizing Ground Bounce & VCC Sag1.0Nov 2001725 KBWP-GRNDBNCE-1.0
Filtering Lab White Paper1.0Sep 2001227 KBA-WP-DSPFILTERING-1.0
Floating-Point FFT Processor (IEEE 754 Single Precision) Radix 2 Core White Paper1.0May 2003122 KBWP-FFTRDX2-1.0
Extended Temperature Support for Cyclone II and MAX II Devices1.5Sep 2006127 KBWP-M21005-1.5
Using Extended Temperture Devices in the Quartus II Software1.3Apr 2004163 KBWP-TMPRNG-1.3
Extended Temperature Support for MAX 7000AE, Cyclone, Stratix, and ACEX 1K Devices1.2Mar 2006151 KBWP-111105-1.2
Excalibur Embedded Processor PLD Power Consumption White Paper1.3Oct 200392 KBWP-EXCPWRCNS-1.3
Porting OS Software from an EPXA10 Development Board Revision 2.1 to Revision 3.0 1.0Jan 200343 KBWP-EXCPRTNGSW-1.0
SRunner: An Embedded Solution for Serial Configuration Device Programming White Paper
     Source Code (30 KB)
3.1Jan 2006483 KBWP-CYCEPCS-3.1
Using the Intel Flash Memory-Based EPC4, EPC8 & EPC16 Devices
     EPC Programming File Conversion Utility (108 KB)
1.1Oct 2005228 KBWP-FMB1005-1.1
Low-Cost Integration of Serial EEPROMs and Flash Memory Devices1.2Mar 200884 KBWP-LWCST05-1.2
Input Signal Edge Rate Guidance1.0Jun 200563 KBWP-060205-1.0
DSSS Modem Lab White Paper1.0Sep 2001113 KBA-WP-DSPREFLAB-1.0
FPGAs Provide Reconfigurable DSP Solutions1.0Aug 2002216 KBWP-FPGA/DSP-1.0
FPGAs for High-Performance DSP Applications1.1May 2005119 KBWP-041905-1.1
Using PLDs for High-Performance DSP Applications White Paper1.0Feb 200278 KBWP-STXDSP-1.0
The Need for Dynamic Phase Alignment in High-Speed FPGAs1.1Feb 200471 KBWP-STXGXDPA-1.1
Implementing Digital IF & Digital Predistortion Linearizer Functions with Programmable Logic1.0May 2003244 KBWP-DIGITALDIS-1.0
Benefits of Altera's High-Speed DDR2 SDRAM Memory Interface Solution1.0May 2004273 KBWP-DDRIIFPGA-1.0
Upgrading a DDR SDRAM Controller MegaCore Function v2.1.* Design to v2.2.01.0Jun 200474 KBWP-MFDDR-1.0
DDR & DDR2 SDRAM Controller Compiler FAQ1.1Dec 200466 KBWP-IPFAQ-1.0
The Efficiency of the DDR & DDR2 SDRAM Controller Compiler1.1Dec 200449 KBWP-IPDDR-1.0
High Performance, Low Cost FPGA Correlator for Wideband CDMA and Other Wireless Applications1.0May 2003274 KBWP-FPGACDMA-1.0
Compromises of Using a 10-Gbps Transceiver at Other Data Rates1.0Jul 2005100 KBWP-032205-1.0
Using APEX II Differential I/O Standards in the Quartus II Software1.0Nov 2001479 KBA-WP-APEXII/IOS-1.0
Selecting the Correct High Speed Transceiver Solution1.0Sep 20032 MBWP-HGSPDTRNS-1.0
The Advantages of Hard Subsystems In Embedded Processor PLDs1.0Mar 200280 KBWP-HRDSBSYS-1.0
Single-Resistor RSDS Solution for Cyclone II Devices1.0Oct 2005180 KBWP-C20905-1.0
Signal Integrity Comparisons Between Stratix II and Virtex-4 FPGAs1.0Mar 2005557 KBWP-022805-1.0
SDR SDRAM Controller White Paper1.1Aug 2002896 KBM-WP-SDR-1.1
Reed-Solomon FEC Demonstration White Paper2.1Aug 2001244 KBA-WP-RSFECDEMO-2.1
Using LVDS in the Quartus Software1.0Jun 20001 MBA-WP-LVDSQUARTUS-01
Using LVDS in APEX 20KE Devices1.0Jan 2000286 KBM-WP-LVDSAPEX-01
Viterbi Decoders White Paper1.0Feb 2000149 KBA-WP-HCORES_VITERBI
Area Optimized Soft Decision Viterbi Decoder Functions White Paper1.0May 2000194 KBA-WP-HCORES_VSERAB
NCO Core White Paper1.0Jan 200030 KBA-WP-HC-NCO-01
Enhancing High-Speed Telecommunications Networks with FEC1.0Feb 2001109 KBWP-IPRSFEC-1.0
Using APEX 20KE CAM with the Quartus Software Design Tool1.0Feb 2000321 KBM-WP-CAM-01.01

PDF Legal Notice

このページを評価


  • 一般資料
    • ブローシャ
    • セレクタ・ガイド
    • フライヤー
    • ホワイトペーパー
  • エンド・マーケット別
    • ブロード・キャスト
    • コンシューマ
    • 医療
    • 自動車
  • デバイス資料
    • Stratix IV (E, GX, GT)
    • Stratix III (L & E)
    • Stratix II GX
    • Stratix II
    • Stratix GX
    • Stratix
    • Arria II GX
    • Arria GX
    • Cyclone IV (E & GX)
    • Cyclone III (& LS)
    • Cyclone II
    • Cyclone
    • MAX II (+ G, Z)
    • MAX 3000A
    • MAX 7000
    • HardCopy IV
    • HardCopy III
    • HardCopy II
    • HardCopy
    • コンフィギュレーション
    • 標準品
    • パッケージ
  • デザイン・ツール
    • Quartus II
    • SOPC Builder
    • システム・レベル
    • MAX+PLUS II
  • IP/プロセッサ
    • IP メガファンクション
      • エンベデッド・プロセッサ
      • インタフェ-ス/ペリフェラル
      • DSP
      • コミュニケーション
    • Nios II プロセッサ
    • Nios プロセッサ
  • テクノロジ別
    • DSP
    • 外部メモリ・インタフェース
  • 種類別
    • データ・シート
    • アプリケーション・ノート
    • デバイス・ピンアウト
    • マニュアル
    • ユーザ・ガイド
    • ホワイトペーパー
    • リリース・ノート
    • エラッタ・シート
    • テクニカル・ブリーフ
    • カスタマへの通知
    • 信頼性レポート
  • E-mail 配信サービス
    • E-mail の購読
    • E-mail 配信の変更
    • E-Newsletter Archives
  • 資料アップデート機能
    • 資料アップデート登録
    • 登録内容の変更
    • 資料最新アップデート情報
    • FAQ
  • RSS/XML News Feeds 
    • Subscribe Now
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール