|
MAX V デバイス・ハンドブック
MAX V Device Handbook (4 MB)
Section I. MAX V Device Core
- Chapter 1. MAX V デバイス・ファミリの概要 (ver 1.1, May 2011, 270 KB)
- Chapter 2. MAX V アーキテクチャ (ver 1.0, May 2011, 721 KB)
- Chapter 3. MAX V デバイスのDC およびスイッチング特性 (ver 1.1, May 2011, 570 KB)
Section II. System Integration in MAX V Devices
- Chapter 4. MAX V デバイスのホット・ソケットおよびパワー・オン・リセット (ver 1.0, May 2011, 413 KB)
- Chapter 5. 多電圧システムにおけるMAX V デバイスの使用 (ver 1.0, Jul 2011, 383 KB)
- Chapter 6. MAX V デバイスでのJTAG およびイン・システム・プログラマビリティ (ver 1.1, Jul 2011, 307 KB)
- AN 100: In-System Programmability Guidelines
- AN 425: Using the Command-Line Jam STAPL Solution for Device Programming
- AN 628: Using the Agilent 3070 Tester for In-System Programming in Altera CPLDs
- AN 630: Real-Time ISP and ISP Clamp for Altera CPLDs
- Chapter 7. MAX V デバイスのユーザー・フラッシュ・メモリ (ver 1.1, May 2011, 1 MB)
- Chapter 8. MAX V デバイスのJTAG バウンダリ・スキャン・テスト (ver 1.0, May 2011, 718 KB)
関連資料
消費電力 & 熱管理
- MAX V PowerPlay Early Power Estimator (ver 10.1, Dec 2010, 7 KB)
PowerPlay Early Power Estimator for Altera CPLDs User Guide (1 MB)
- PowerPlay Early Power Estimator for Altera CPLDs User Guide (ver 1.0, Dec 2010, 1 MB)
DSP
- Altera's 28-nm Device Portfolio (ver 1.2, Nov 2011, 1 MB)
- アルテラの 28nm 製品ポートフォリオ (ver 1.1, Dec 2011, 724 KB)
デバイス・コンフィギュレーション & リモート・システム・アップグレード
- AN 630: Real-Time ISP and ISP Clamp for Altera CPLDs (ver 1.0, Dec 2010, 489 KB)
- AN 630: アルテラ CPLD におけるリアルタイム ISP およびISP クランプ (ver 1.0, Oct 2011, 552 KB)
デザイン・ガイドライン
- AN 100: In-System Programmability Guidelines (ver 4.0, Dec 2010, 402 KB)
- AN 629: Understanding Timing in Altera CPLDs (ver 1.0, Dec 2010, 406 KB)
- AN 629: アルテラCPLD におけるタイミング (ver 1.0, May 2011, 495 KB)
- MAX V Device Family Pin Connection Guidelines (ver 1.0, Dec 2010, 257 KB)
開発キット
- MAX V CPLD Development Board Reference Manual (ver 1.0, Jan 2011, 1,009 KB)
- MAX V CPLD Development Kit (ver 1.0, Dec 2010, 631 KB)
- MAX V CPLD Development Kit User Guide (ver 1.0, Jan 2011, 3 MB)
エンド・アプリケーション
- Altera's 28-nm Device Portfolio (ver 1.2, Nov 2011, 1 MB)
- AN 631: Replacing Serial EEPROMs with User Flash Memory in Altera CPLDs (ver 1.0, Dec 2010, 254 KB)
- AN 631: シリアルEEPROM をアルテラCPLD のユーザー・フラッシュ・メモリに置き換え (ver 1.0, May 2011, 303 KB)
- Implementing the Top Five Control-Path Applications with Low-Cost, Low-Power CPLDs (ver 1.1, Jan 2011, 521 KB)
- MAX V CPLD ソリューション・シート (ver 1.0, Dec 2010, 400 KB)
- アルテラの 28nm 製品ポートフォリオ (ver 1.1, Dec 2011, 724 KB)
- 低コスト・低消費電力 CPLD による5 つの主要コントロール・パス・アプリケーションの実装 (ver 1.0, Dec 2010, 782 KB)
一般デバイス資料
- AN 628: Using the Agilent 3070 Tester for In-System Programming in Altera CPLDs (ver 1.0, Dec 2010, 367 KB)
- AN 628: アルテラ CPLD における Agilent 3070 テスタを使用したイン・システム・プログラミング (ver 1.0, Oct 2011, 467 KB)
- AN100: イン・システム・プログラマビリティ・ガイドライン (ver 4.0, Dec 2011, 526 KB)
- AN 425: Using the Command-Line Jam STAPL Solution for Device Programming (ver 5.0, Dec 2010, 1,004 KB)
- AN 425: デバイス・プログラミング用のコマンド・ラインJam STAPL ソリューションの使用 (ver 5.0, Jan 2012, 1 MB)
- AN 631: Replacing Serial EEPROMs with User Flash Memory in Altera CPLDs (ver 1.0, Dec 2010, 254 KB)
- AN 631: シリアルEEPROM をアルテラCPLD のユーザー・フラッシュ・メモリに置き換え (ver 1.0, May 2011, 303 KB)
