DDR、DDR2、DDR3、QDRII/+、RLDRAM II などを含む外部メモリ・インタフェースは、FPGAに特化したエンド・システムのほとんどにおいてキャッシュやデータ・ストレージ容量を提供します。
アルテラでは、各種エンド・システムに対応できる柔軟性を備えつつ性能を最大限に高めるために、ハード化された物理インタフェース(PHY)とソフト・コントローラ・外部メモリ IP の両方を提供します。
「外部メモリ・インタフェース・ハンドブック」には、アルテラの最新 FPGA でメモリ・インタフェースを実装するために必要なすべての情報が詰まっています。
アルテラ FPGA上に実装した際の外部メモリ・インタフェースの性能スペック見積りには、外部メモリ・インタフェース・スペック・エスティメーター をご利用ください。
|
外部メモリ・インタフェース・ハンドブック
External Memory Interface Handbook (17 MB)
Volume 1: Getting Started (ver 1.0, Nov 2011, 711 KB)
Section I. Altera Memory Standard Overview and Design Flow
- Chapter 1. Introduction to Altera Memory Solution (ver 1.0, Nov 2011, 246 KB)
- Chapter 2. Design Flow (ver 1.0, Nov 2011, 203 KB)
Volume 2: Design Guidelines (ver 1.0, Nov 2011, 12 MB)
Section I. Design Flow Guidelines
- Chapter 1. Selecting Your Memory (ver 4.0, Nov 2011, 307 KB)
- Chapter 2. Selecting Your FPGA (ver 4.0, Nov 2011, 433 KB)
- Chapter 3. Planning Pin and FPGA Resources (ver 4.0, Nov 2011, 1 MB)
- Chapter 4. DDR2 and DDR3 SDRAM Board Design Guidelines (ver 4.0, Nov 2011, 2 MB)
- Chapter 5. Dual-DIMM DDR2 and DDR3 SDRAM Board Design Guidelines (ver 2.0, Nov 2011, 1 MB)
- Chapter 6. RLDRAM II SRAM Board Design Guidelines (ver 3.0, Nov 2011, 433 KB)
- Chapter 7. QDR II SRAM Board Design Guidelines (ver 4.0, Nov 2011, 433 KB)
- Chapter 8. Implementing and Parameterizing Memory IP (ver 4.0, Nov 2011, 1,020 KB)
- Chapter 9. Simulating Memory IP (ver 4.0, Nov 2011, 314 KB)
- Chapter 10. タイミング解析 (ver 1.2, Jul 2010, 2 MB)
- Chapter 11. Debugging Memory IP (ver 4.0, Nov 2011, 324 KB)
Section II. Miscellaneous Guidelines
- Chapter 12. HardCopy Design Migration Guidelines (ver 2.0, Nov 2011, 321 KB)
- Chapter 13. Optimizing the Controller (ver 2.0, Nov 2011, 1 MB)
- Chapter 14. PHY Considerations (ver 1.0, Nov 2011, 144 KB)
- Chapter 15. Power Estimation Methods for External Memory Interface Designs (ver 2.0, Nov 2011, 178 KB)
Volume 3: Reference Material (ver 1.0, Nov 2011, 7 MB)
Section I. Functional Description
- Chapter 1. Functional Description - UniPHY (ver 1.0, Nov 2011, 155 KB)
- Chapter 2. Functional Description - ALTMEMPHY (ver 1.0, Nov 2011, 834 KB)
- Chapter 3. Functional Description - Hard Memory Interface (ver 1.0, Nov 2011, 251 KB)
- Chapter 4. Functional Description - HPC II (ver 1.0, Nov 2011, 445 KB)
- Chapter 5. Functional Description - QDR II and QDR II+ Controller (ver 1.0, Nov 2011, 148 KB)
- Chapter 6. Functional Description - RLDRAM II Controller (ver 1.0, Nov 2011, 148 KB)
- Chapter 7. Functional Description - Example Top Level Project (ver 1.0, Nov 2011, 356 KB)
Section II. UniPHY Reference
- Chapter 8. Introduction to UniPHY IP (ver 1.0, Nov 2011, 155 KB)
- Chapter 9. Latency for UniPHY IP (ver 1.0, Nov 2011, 111 KB)
- Chapter 10. Timing Diagrams for UniPHY IP (ver 1.0, Nov 2011, 750 KB)
- Chapter 11. UniPHY External Memory Interface Debug Toolkit (ver 1.0, Nov 2011, 218 KB)
- Chapter 12. Upgrading from ALTMEMPHY IP (ver 1.0, Nov 2011, 133 KB)
Section III. ALTMEMPHY Reference
- Chapter 13. Introduction to ALTMEMPHY IP (ver 1.0, Nov 2011, 114 KB)
- Chapter 14. Latency for ALTMEMPHY IP (ver 1.0, Nov 2011, 92 KB)
- Chapter 15. Timing Diagrams for ALTMEMPHY IP (ver 1.0, Nov 2011, 570 KB)
- Chapter 16. ALTMEMPHY Debug Toolkit (ver 1.0, Nov 2011, 382 KB)
外部メモリ・インタフェース・ハンドブック, Volume 3 (日本語版)
Section I. DDR およびDDR2 SDRAM 高性能コントローラ およびALTMEMPHY IP ユーザーガイド (3 MB)
Section II. ALTMEMPHY IP 付きの DDR3 SDRAM コントローラのユーザーガイド (2 MB)
Section V. UniPHY とDDR2 およびDDR3 SDRAM コントローラのユーザー・ガイド (2 MB)
- ALTDLL and ALTDQ_DQS Megafunctions User Guide (ver 2.0, Dec 2008, 5 MB)
- Stratix III Device I/O Features (ver 1.7, May 2009, 713 KB)
- External Memory Interfaces in Stratix IV Devices (ver 3.0, Nov 2009, 1 MB)
- External Memory Interfaces in HardCopy IV Devices (ver 2.0, Jun 2009, 1 MB)
- External Memory Interfaces in HardCopy III Devices (ver 3.0, Jun 2009, 762 KB)
- External Memory Interface Handbook (archive Quartus II v9.1) (ver 1.1, Jan 2010, 17 MB)
- External Memory Interface Handbook (archive Quartus II v.11.0) (ver 3.0, Nov 2011, 37 MB)
- External Memory Interface Handbook (archive Quartus II v.10.1) (ver 2.1, Jun 2011, 40 MB)
- External Memory Interface Handbook (archive Quartus II v.10.0) (ver 2.0, Dec 2010, 25 MB)
- High-Speed Differential Interfaces in Cyclone III Devices (ver 3.1, Jul 2009, 502 KB)
- External Memory Interfaces in Arria II Devices (ver 4.0, Dec 2010, 751 KB)
- AN650: Initializing the UniPHY Nios II Sequencer in HardCopy Devices using FPP Configuration Scheme (ver 1.0, Oct 2011, 500 KB)
an650_UniPHY_HCX_Migration_Reference_Design.zip (2 MB)
関連資料
外部メモリ・インタフェース
外部メモリ・インタフェース・ハンドブック
There is no data available now, please try again later.
外部メモリ・インタフェース・ハンドブック, Volume 3 (日本語版)
Section I. DDR およびDDR2 SDRAM 高性能コントローラ およびALTMEMPHY IP ユーザーガイド (3 MB)
Section II. DDR3 SDRAM 高性能コントローラ およびALTMEMPHY IP ユーザーガイド (3 MB)
Section V. UniPHY とDDR2 およびDDR3 SDRAM コントローラのユーザー・ガイド (2 MB)
関連資料
Related documentation is not available now.
