

この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。

SIIGX51007-1.3

### ソフトウェア

Stratix® II GX デバイスは、system-on-a-programmable-chip (SOPC) デザインに包括的な環境を提供するアルテラの Quartus® II デザイン・ソフトウェアでサポートされています。Quartus II ソフトウェアには、HDL および回路図によるデザイン入力、コンパイルおよび論理合成、完全なシミュレーションおよび最新のタイミング解析、SignalTap® II ロジック解析、およびデバイス・コンフィギュレーションなどの機能が含まれています。



Quartus II ソフトウェアの機能について詳しくは、「[Quartus II 開発ソフトウェア・ハンドブック](#)」を参照してください。

Quartus II ソフトウェアは、Windows Vista (32 ビットと 64 ビット)、Windows XP Professional x64、Windows XP/2000、Sun Solaris 8/9 (32 ビットと 64 ビット)、Red Hat Enterprise Linux 3.0/4.0 (32 ビットと 64 ビット)、および SUSE Enterprise Linux 9 (32 ビットと 64 ビット) の各オペレーティング・システムをサポートしています。最新情報はウェブサイト[www.altera.co.jp](#)を参照してください。また、NativeLink インタフェースによる業界をリードする EDA ツールとのシームレスなインテグレーションもサポートしています。

### デバイス・ピン配置

Stratix II GX デバイスのピン配置 ([アルテラ・デバイス用ピンアウト・ファイル](#)) は、アルテラ・ウェブサイト [www.altera.co.jp](#) で提供されています。

### 製品コード

[図 5-1](#) は、Stratix II GX デバイスの製品コードを説明したものです。



各パッケージについて詳しくは、「[Stratix II GX デバイス・ハンドブック Volume 2](#)」の「[Stratix II & Stratix II GX デバイスのパッケージ情報](#)」を参照してください。

図 5-1. Stratix II GX デバイスの製品コード情報




図 5-1 の注：

- (1) EP2SGX130 ファミリの ES シリコン（有鉛および無鉛デバイス）および EP2SGX90（無鉛デバイス）では、35 が 1,152 ピン、40 が 1,508 ピンのデバイスを意味する製品コードを使用しています。

## 参考資料

この章では以下のドキュメントを参照しています。

- 「Stratix II GX デバイス・ハンドブック Volume 2」の「Stratix II & Stratix II GX デバイスのパッケージ情報」の章
- アルテラ・デバイス用ピンアウト・ファイル
- Quartus II 開発ソフトウェア・ハンドブック

## 改訂履歴

表 5-1 に、本資料の改訂履歴を示します。

日付 & ドキュメント・バージョン	変更内容	概要
2007 年 8 月 v1.3	「参考資料」の項を追加。	
	テキストのマイナーな編集。	
2007 年 2 月 v1.2	「改訂履歴」の項を追加。	Stratix II GX デバイスのサポート情報を追加。

表 5-1. 改訂履歴 (2 / 2)		
日付 & ドキュメント・バージョン	変更内容	概要
2006年6月 v1.1	<ul style="list-style-type: none"><li>● 「デバイス・ピン配置」の項を更新</li><li>● 図 7-1 を更新。</li></ul>	
2005年10月 v1.0	Stratix II GX デバイス・ハンドブックに章を追加。	

