アルテラは、メディア I/O コストの削減、トラフィック・アグリゲーションの向上、およびルータとスイッチにおけるパケット・スループットのパフォーマンス向上を実現するソリューションを提供しています。このようなソリューションには、次のものがあります。
概要
高パフォーマンス IP ネットワーク環境では、顧客が要求するインターネット帯域幅の増大が今日のネットワーク・プロバイダに過剰な負担を与えています。これらの要求を満たすためには、新世代ルータやより多くの機能の提供、パケット処理機能の強化が必要であり、新しい機能セットにより、完全にプログラマブルな高速パス・アーキテクチャに対するニーズが加速されています。
図 1. ネットワーク・セグメント
ネットワーキング・セグメントには、マルチサービス・エッジ・スイッチ、エッジ・アグリゲーション・ルータ、IP サービス・ルータ、マルチサービス・コア・スイッチ、および IP コア・ルータが含まれています。
一般的なルータ・カード
図 1 に、エッジ・ルータの基本的なシステム・アーキテクチャを示します。今日のルータ・アーキテクチャでは分散 CPU デザインを利用して、パケットのデータ・フローを高速なパスで障害なく継続可能にする一方、ルート・テーブルの更新などの管理機能は低速なパスで個別に処理されます。集中管理とコントロール CPU を使用することで、ラインカード・プロセッシングは、より高速なワイヤスピード転送を実現するように進化しています。ワイヤスピードの高速化（OC-48、OC-192、10 GbE など）とマルチサービスの複雑化（IPv4、IPv6、MPLS、ATM、マルチキャスト、VoIP ）によってネットワーキング要件が増大するのに伴い、新しいハードウェアには、固定ファンクションの L1/L2 ASIC 上の専用パケット・インタフェース（Utopia-L2、SPI-3、SPI-4.2）からプロセッサ・オーバヘッドが非常に低いプログラマブル NPU へのパケットの受け渡しを支援することが求められています。
図 2. エッジ・アグリゲーション・ルータ・システム図
メディア I/O カードとパケット転送エンジンの間でのパケット交換では、複数の低レート・インタフェース（Utopia、POS-PHY-L2/L3、SPI-3）を SPI-4.2 などの高レート・インタフェースに集約できる柔軟性が必要です。メディア I/O モジュール・インタフェース（SPI-3）上で入力されるデータは、別のチャネルにマップされ、高速インタフェース（SPI-4）上で転送用にキューに取り込まれ、またキューから取り出される必要があります。 SPI-4-to-SPI-3 パケット・ブリッジは一般的な FPGA ソリューションで、マルチ・ギガビット・フレーマ/MAC デバイスとネットワーク・プロセッサ間におけるレート選択、トラフィック・スイッチング、またはトラフィック・アグリゲーションに使用できます。
ネットワーキングにおけるアルテラ・ソリューション
ネットワーキングにおけるアルテラ・デザインの優位性以下確認要！？
- システム設計者は、開発サイクルに長い時間を割いたり、カスタム・ハードウェアを多用したASICベースのアーキテクチャを所有する余裕はないため、プログラマブル・ネットワーキング・アーキテクチャ全体における投資収益率を最大化するため、アルテラの FPGA および HardCopy® ASIC がもたらす利点を即座に受け入れました。
- プログラム可能な 10 Gbps 高速パスを使用するルータとスイッチの開発では、設計者にとって次のメリットがあります。
- ハードウェアの交換なしに、メディア I/O モジュールに機能を追加することでコストを削減できます。
- コンフィギュレーションの更新の方が ASIC をスピンするより早いため、新しい機能とサービスの「Time-to-Market」を短縮できます。
- ポートを問わず、任意のサービスを自由な速度で提供します。ASIC のバージョンおよびサポートされる機能により、異なるパフォーマンスを得る機能固有の I/O モジュールと対比させることができます。
- アルテラ Quartus® II ソフトウェア開発ツールは、チップの開発をスピードアップして「Time-to-Market」を短縮するために必要なデザインおよび検証ツールを提供します。
- アルテラ MegaCore® および AMPPSM IP コアは、さまざまな業界標準フレーマ、メモリ I/F、NPU インタフェース、およびパケット・プロセッシング・ブロックを提供し、ネットワーキング・ソリューションのデザインの効率化と開発時間の短縮を実現します。
