FPGA は、多種多様なマルチポート・ペリフェラル・デバイス・バス・プロトコル・アグリゲーションとスイッチング・ソリューションを実装するための、効率的かつリコンフィギュレーション可能なプラットフォームを提供します。アルテラのデバイスは、柔軟なパラレル I/O と動的にリコンフィギュレーション可能なシリアル・トランシーバによって、広範な全二重デバイス・バス・プロトコルの多種多様な電気インタフェースをサポートします。また、これらのデバイスは、各種パケットおよびセル・バッファリング・アーキテクチャに合わせてコンフィギュレーション可能な、シングルおよびデュアル・ポートのメモリ構造を内蔵しています。これらの機能は、動的にリコンフィギュレーション可能な全二重プロトコル変換ソリューションの基盤となります。さらに、アルテラとアルテラのパートナーは、広範なアプリケーションのニーズを満たし、FPGA デバイスの内蔵トランシーバを活用できる、様々なインタフェース・プロトコル IP ソリューションを提供しています。デバイスが様々なインタフェースを持っているために発生する相互運用問題は、図 1 に示すアルテラのプロトコル・ブリッジ・ソリューションによって解決できます。デバイスの機能と IP 製品を組み合わせることにより、システム設計時にあらゆるデバイス構成を可能にする完全な柔軟性を獲得でき、シリコン再利用の効率化、「Time-to-Market」の短縮、およびコンポーネント・コストの削減が可能になります。
図 1. 様々なインタフェースを持つデバイスに使用するアルテラのプロトコル・ブリッジ・ソリューション
Stratix V FPGA は、バンド幅の要求に応えるために最適化しており、プロトコル・ブリッジ・アプリケーションに最適です。Stratix V FPGA は、最大 12.5 Gbps、そして 28 Gbps で動作する、最大 66 個の全二重トランシーバを搭載しています。そして、さらに強化されたアダプティブ・ロジック・モジュールは、レジスタを多用し、パイプライン化したデザインに対して、より多くのロジックと容易なタイミング収束を提供します。また、Embedded HardCopy® ブロックにより、PCI Express® Gen3/Gen2/Gen1、Interlaken フィジカル・コーディング・サブレイヤ (PCS)、40G/100G PCS のような、ハード化されロジックを多用するファンクションを消費電力およびスペース面で効率よく搭載します。これにより、さらに小規模のデバイスに、より多くの機能を低消費電力および低コストにて搭載することが可能となります。
