イーサネット規格は、ビデオおよびモバイル・アプリケーションによるパケット・ベースのプロトコル・トラフィックの増加に伴い、企業、サービス・プロバイダー、データ・センターなどで幅広く利用されるようになっています。アルテラは、シリコン・イノベーションと IP (Intellectual Property) 製品を通じて、製品の差別化と市場投入期間の短縮を実現するイーサネット・ソリューションを提供しています。
アルテラの Stratix® V FPGA トランシーバは最大 28.05 Gbps で動作し、10/100 Mbps から、10/100/1000 Mbps、40 ギガビット・イーサネット (40GbE)、さらには 100 ギガビット・イーサネット (100GbE) までの幅広いイーサネット・プロトコルをサポートします。アルテラの Stratix IV および Stratix V FPGA トランシーバは、優れたシグナル・インテグリティ (SI) とオンチップ信号調整機能を備えていることに加え、SFP+、XFP、QSFP、CFP 光モジュールとの直接インタフェースも可能です。エンコーディング／デコーディング、ブロック同期／ワード同期、クロック・レート補償をはじめとする専用のフィジカル・コーディング・サブレイヤ (PCS) ファンクション・ブロックがトランシーバ内部にハード化されており、イーサネット・アプリケーションの高度なシステム統合を実現します。
アルテラは、FPGA および HardCopy® ASIC デザイン向けに、さまざまなコンフィギュレーション可能 10G ローカル・エリア・ネットワーク (LAN) PHY、10G ワイド・エリア・ネットワーク (WAN) PHY イーサネット・メディア・アクセス・コントロール (MAC)、および TCP/IP アクセラレーション・ソリューションを提供しています。
イーサネット MAC レイヤ・コアは、IEEE 802.3 標準規格に準拠するように設計されており、オプションのコンフィギュレーション・レジスタ・ビットを通して、自動休止フレーム処理、IEEE 802.1q VLAN タグ付きフレーム、およびジャンボ・フレームをサポートします。複数のパラレル (GMII、RGMII、RMII、TBI、およびRTBI) およびシリアル (SGMII、SMII) PHY インタフェースがサポートされており、任意のオプティカルおよびカッパー・リンク・テクノロジへの柔軟な相互接続が可能です。これら高水準のプリパッケージされた実証済みシリコン IP コアおよびリファレンス・デザインは、802.3、802.1Q、803.3ae、802.3ah を含むさまざまなイーサネット規格と互換性があります。
図 1. インテグレーテッド PCS を備えた 1G & 10G イーサネット MAC のブロック図
図 2. 外部 PCS を備えた 1G イーサネット MAC のブロック図
アルテラおよびアルテラ・パートナーのイーサネット IP ソリューションの詳細については、イーサネット・ページをご覧ください。
関連リンク
- Addressing 100-GbE Line-Card Design Challenges on 28-nm FPGAs (英語版・PDF)
- Enabling Ethernet-Over-NG-SONET/SDH Solutions for MSPP Linecards (英語版・PDF)
- 10 ギガビット・イーサネット & HiGig-to-SPI-4.2 ブリッジ・リファレンス・デザイン
- Metro Ethernet Forum
